[参考译文] LMK1C1106：时钟信号完整性帮助

您好 Erik、

您还能共享缓冲器的输入波形。 这似乎是由于某种不匹配而产生的反射、您能否分辨出您的迹线电容是多少。 我想重复这个问题。

最棒的

阿西姆

我今天将对输入波形进行示波。  下面是一个传输线计算器、它显示了传输线的特定特性：

迹线的长度介于3英寸和7英寸之间。

以及布局布线的屏幕截图

这里是缓冲器的输入波形-有较大的过冲/振铃、我应该在这条线路上使用一个串联电阻器吗？

您好 Erik、

您是否也在尝试使用它进行电平转换？ 或者输入信号应该大约为1.8V LVCMOS。 我们可以尝试使用串联电阻来抑制该波形、看看结果是否有所改善。 同时、您能否向我发送所有其他器件工作条件、例如电源电压、负载等 我们将尝试运行仿真、看看是否可以看到相同的问题。

最棒的

阿西姆

否、FPGA 为1.8V、ADC 为1.8V。  我们尚未查看电源电压、我也想检查一下、因为这是一个新电路板、可能会出现电源问题。   这里是我们 IC 的原理图、您是否认为铁氧体磁珠(PN# MMZ1005A102ETD25)过于激进？  

您好 Erik、

铁氧体磁珠取决于我们想要衰减的纹波频率。 这应该是好的。 您能告诉我们输入过冲阻尼是否有所帮助？  我将返回仿真结果、看看是否可以重现此问题。 否则、我必须订购此 EVM 并在工作台上进行检查。

最棒的

阿西姆

您好 Erik、

您能否检查 Y4至 CH9是否存在不在 ADC 的两个输入之间共享的同一问题？ ADC 的输入规格是多少 ？

最棒的

阿西姆

 我们将 AD4630-24用于 ADC。  输入仅为 HiZ、单端。 这里是 Y4示波器屏幕截图、看起来更好。  是否有关于串联电阻器尝试其他 Y 信号的指导？

您好 Erik、

我认为这可能来自这些引脚上的电容负载。 我看到 ADC 的数字输入具有2pF 的输入电容。 迹线电容也很重要。 FR4材料的一般经验法则是每英寸布线长度约2pF。 在布局中、您有两个单独的迹线、还是只有一个迹线、然后它进入两个 ADC？ 它看起来像是电阻器之后的两条单独走线、因此每条走线也会产生大约12pF 的电容。

 如果使用两个 ADC、则可以根据布线长度在器件上加倍 pF 负载。 这可能会导致信号减慢。  

放置一个串联电阻器将有助于在更高频率下实现这种失真。 我们可以从10欧姆开始、以避免摆幅减小得过大、并使其保持在 ADC 的可接受范围内。   

最棒的

阿西姆  

您好 Erik、

请告诉我这是否有帮助。 然后、我可以关闭这个线程。

最棒的

阿西姆

我有一个非常好的 SPICE 模型、串联电阻似乎没有帮助。  反射占主导地位。  我想、由于 ADC 彼此接近、因此我可以使用一条路由、然后在末尾对路由进行双精度运算、而不是在时钟驱动器处进行双精度运算。  这样、信号只需向下传播、主要是一条路由、而不是两条路由。  在我的仿真中、它似乎可以正常工作、因此我将尝试下一版电路板。  感谢您的帮助、您可以结束本次会议。

是的、我正在考虑向电路板添加缓冲器、以便不共享路由(每个路由由由由一个缓冲器输出驱动)。  谢谢你