我正在寻找一个芯片的建议、以清除来自 FPGA 的 LVDS 串行 MCLK 信号上的抖动。 MCLK 频率通常介于40MHz 和80MHz 之间。 输出需要是 RMS 抖动小于1ps 的直流耦合 LVDS。 我实际上也只需要每个输入一个输出(最多2个潜在的时钟输入、2个潜在的时钟输出)。
我已经看到了 LMK04906的建议、但它可能比我们需要的更复杂。
本
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我正在寻找一个芯片的建议、以清除来自 FPGA 的 LVDS 串行 MCLK 信号上的抖动。 MCLK 频率通常介于40MHz 和80MHz 之间。 输出需要是 RMS 抖动小于1ps 的直流耦合 LVDS。 我实际上也只需要每个输入一个输出(最多2个潜在的时钟输入、2个潜在的时钟输出)。
我已经看到了 LMK04906的建议、但它可能比我们需要的更复杂。
本