• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 339 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVC1310：输入压摆率要求

admin
Guru**** 2644745 points

Other Parts Discussed in Thread: CDCLVC1310

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1200573/cdclvc1310-input-slew-rate-requirement

器件型号：CDCLVC1310

您好、专家、

我的客户在 服务器主板中使用 CDCLVC1310作为 FPGA 系统参考时钟的单端 LVCMOS 50MHz 输入和输出、但我们在数据表中找不到输入压摆率、您能帮助检查一下吗？ 谢谢。  

BR

CHI  

  • 0
    TI__Guru**** 2644745 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Chi、

    为了实现良好的性能、类似器件的压摆率要求为2V/ns。 为了获得最佳交流性能、我建议对该器件使用相同的方法。 器件的工作电压低至0.5V/ns。  

    最棒的

    阿西姆