This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832:在多 LMK04832设置中帮助获得同步时钟输出

Guru**** 2390865 points
Other Parts Discussed in Thread: LMK04832

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1219876/lmk04832-help-getting-synchronized-clock-outputs-in-multi-lmk04832-setup

器件型号:LMK04832

您好!

我具有多 LMK04832设置、其中每个 LMK 都采用与其参考时钟相同的6MHz 时钟(匹配的电缆等)、并具有一个100MHz 的外部 VCXO。 它将创建以下时钟:

  • 6MHz 时钟(包括 SYSREF)
  • 132MHz 时钟

我正在以嵌套0延迟模式运行时钟。 我正在附加我的寄存器 valuese2e.ti.com/.../HexRegisterValues_5F00_xrf16_5F00_lmk04832_5F00_extref_5F00_6MHz.txt

我能够在多个 LMK04832上看到 CLKOUT3、因此我可以将该输出设置为6MHz 或132MHz。 当我将其设置为132MHz 时、我注意到132MHz 时钟并不总是在 LMK 之间同步出现(甚至在我可以处理的可预测相位偏移下)。 它们以正确的频率出现。

我已经尝试执行 GUI 使用相同寄存器写入执行的"同步分频器"同步、这也没有对齐相位。

我缺少什么? 如果需要、我能够从 FPGA 为 LMK 的输入引脚提供匹配的同步脉冲、但文档在是否需要完成这一操作(以及必要的预/后寄存器写入操作)上似乎存在冲突。

请告知。 谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Nick、

    由于您将6MHz 的 SYSREF 分频器反馈回 PLL1、因此此处的效率是95%。 您只需要将同步边沿重新计时到 SYSREF 分频器。

    您的同步过程应如下所示:

    1. 首先 清除所有相关器件时钟 DDLY_PD、并将所有 DDLYs 设置为相等的值
    2. 将 SYSREF_MUX 设置为重新计时
    3. 清除所有相关时钟输出上的 SYNC_DISx (SYNC_DISSYSREF 不需要、因为这在 ZDM 反馈中)
    4. 切换 SYNC 引脚、或仅设置/清除 SYNC_POL 位(与时序无关、脉冲只需要长于一个完整的6MHz 时钟周期)
    5. 在所有时钟输出上再次设置 SYNC_DISx
    6. 将 SYSREF_MUX 恢复为 您所需的使用模式

    此致、

    Derek Payne

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Derek。 我想我唯一不同的地方是使用正常的同步、而不是时钟恢复同步并清除 SYNC_DISSYSREF、但现在情况似乎更好了。 如果有任何问题、我会报告。

    再次感谢!