[参考译文] LMK04821：PLL2不能锁定在单环路模式

admin

Other Parts Discussed in Thread: LMK04821

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：LMK04821

大家好、

以下是客户可能需要您的帮助的问题：

在测试过程中、我们发现输出时钟频率基本正确、但 PLL2无法锁定。

客户想知道可能的原因是什么以及如何解决？您能帮助我们来看看这一案例吗？谢谢。

此致、

樱桃

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Cherry：

如果输出频率正确、相位噪声正常、则应该已锁定。当您说 PLL2无法锁定时、您是说 PLL2 DLD 为低电平吗？

请使用频谱分析仪或其他射频测试设备测量 PLL2输出、以确认其已锁定。

您是如何将差分时钟连接到 OSCin 的？

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Noel：

感谢您的支持。

1) 1)通过 Status_LD2硬件引脚和0x183寄存器、可以看到 PLL2 DLD 均为低电平。

2)并且客户还审阅了过时的时钟频谱并发现中心频率发生了漂移。

基于上述两点、可确定 PLL 未锁定。

和请参阅 LMK04821硬件原理图：

谢谢。此致、

樱桃

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Cherry：

时钟和时序（参考译文帖）(Read Only)