• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 99 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：多个 LMK04828中同步脉冲至参考频率脉冲延迟变化通过直接分频器复位技术实现器件输出同步

admin
Guru**** 2529560 points
Other Parts Discussed in Thread: LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1203394/lmk04828-sync-pulse-to-sysref-pulse-latency-variation-in-multiple-lmk04828-device-output-synchronization-by-direct-divider-reset-technique

器件型号：LMK04828

您好！

 我们计划通过主器件使用 SYNC 引脚以及从器件模式作为双环路模式和本地参考频率来实现直接分频器复位技术、使用多个 LMK04828器件输出同步。

现在、我们将观察到在 Sysref-pulser 模式下工作时同步脉冲(边沿上升)到 SYSREF (边沿上升)的延迟从1.4452us 变化到1.78us。 SYSREF 时钟恢复模式上也面临类似的问题。 是否有办法消除这种变化的延迟并使其具有确定性。

即使 SYSREF 在同步脉冲的1.45us 到1.78us 延迟内生成、也是如此。 如果获得了从主芯片到从芯片的公共同步脉冲、多个从芯片的 SYSREF 时钟是否对齐或变化。

此致、

Deva.

  • 0
    TI__Guru**** 2529560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Deva：

    您是否使用数字延迟、动态数字延迟或模拟延迟来使 SYSREF 与同步脉冲保持一致？ 此外、您如何输出同步波形？

    Unknown 说：
    如果提供一个从主芯片到从芯片的通用同步脉冲，多个从芯片的 SYSREF 时钟是否对齐或会变化。

    理论上、多个器件的 SYSREF 时钟应该对齐。 为了更好地为您提供支持、如果您正在使用.TCS 文件(TICS Pro 文件)、您能否添加该文件。 谢谢！

    此致！

    Andrea