This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5C33216:相位可靠性信息

Guru**** 1128120 points
Other Parts Discussed in Thread: LMK5C33216
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1228314/lmk5c33216-phase-reliability-info

器件型号:LMK5C33216

大家好、

对于一个新项目、我想探索将您的 LMK5C33216器件用作无线电模块的 SYSREF 和参考时钟发生器的可能性。

我需要在路径上连接的4个模块之间建立一个同步网络,因为之前的实施(旧背板),所以我不能建立一个星形时钟分配路径。

必须满足两个主要要求:
1)系统必须保证每次重启时的相位一致性(或者、所有输出重启时模块输出之间必须有一个已知的相位)。


我计划使用 ZDM 通过模块之间的3.84MHz SYSREF 信号实现该功能。)
使用随附图中所示的配置、您认为是否有可能获得与单个 LMK5C33216器件之间的输出偏差相当的模块之间的相位确定性?


2)主器件(模块1、系统主时钟源)必须能够通过运行在其自身的 DCO 上来调整所有系统输出(4个模块)的频率。

你认为有什么障碍吗?

Tnx  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Massimo:

    我们已安排了一位器件专家来为您提供帮助。 需要说明的是、3.84MHz SYSREF 信号是否 通过 LMK5C33216器件进行菊花链?

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、偶数、是的、是两级菊花链

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Massimo:

    感谢您提供的信息。 我知道零延迟 模式可以配置为几乎完美地对齐输入和输出、因此我认为模块4中看到的基准应该与模块1的基准密切相位对齐。 由于不同的信号路径长度、输出之间会有一些延迟、但如果这是一个问题、则使用延迟补偿可能会有所帮助。 希望我们的器件专家下周能与您见面以确认、如果他仍在忙、我可以试着咨询我们的 DPLL 系统专家。

    此致!

    Evan Su

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Massimo:

    我明白我认为是四个无线电模块中每个模块的器件时钟和 SYSREF 对。

    只是为了确认一下、

    1. 对于 JESD204B -您是否需要 SYSREF 边沿在确切的时刻进行确定性地断言?  或者、
    2. 让 SYSREF 相对于 SYSREF 确定地同步器件时钟是否可以接受?
      • 这意味着 LMFC 将在所有无线电模块之间进行确定性同步、但 LMFC 同步可能发生在不同的时间(但在 SYSREF 周期边沿)。
      • 此选项使在零延迟模式(ZDM)下运行3.84MHz 变得非常简单、然后您可以在没有任何时序要求的情况下请求同步。

    请注意、48MHz 等较高的 XO 频率可以改善抖动。  您选择16MHz 的原因是什么?

    73、
    Timothy.