This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:如何设计 LMK04828嵌套零延迟双环路模式环路滤波器?

Guru**** 2526700 points
Other Parts Discussed in Thread: LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1245987/lmk04828-how-to-design-lmk04828-nested-zero-delay-dual-loop-mode-loop-filter

器件型号:LMK04828

大家好、

我们客户的一个问题、我将在下面转发、 您能提供一些故障排除建议吗?

我 ,一个麻烦的问题是 如何设计 LMK04828嵌套零延迟双环路模式环路滤波器。 我使用 LMK04828设计 嵌套零延迟双环路模式、

TI 的时钟设计工具软件可以设计2个 独立的 PLL1和 PLL2、不能设计 嵌套零延迟双环路模式环路滤波器,下一张图片是时钟设计工具软件的界面。

如何  设计 LMK04828嵌套零延迟双环路模式环路滤波器可能会遇到麻烦、

请帮我解决这个 麻烦,谢谢.

此致、

罗艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对于嵌套 ZDM 的环路滤 波器设计、您可以将滤波器设计为好像 PLL 是 级联的一样。 高于 PLL1环路带宽的 PLL2噪声贡献的衰减到可以忽略不计的水平。 低于 PLL1环路带宽的噪声由 CLKinX 基准、VCXO 噪声和 PLL1 FOM (PFD 频率和电荷泵增益的组合)主导、这一切 在嵌套或级联配置中都是相同的。