[参考译文] LMK04832：多板同步- PLL1不会锁定、要设置什么配置以确保 LMK04832仅采用外部时钟输入

admin

Other Parts Discussed in Thread: LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：LMK04832

您好！

我当前正在使用以下设置来实现多板多逻辑块同步。

我正在使用分离器将5MHz 信号馈送到两个 RFSoC 板中、如下所示。我已经使用了 LMK04832的寄存器并将其编程到两个 RFSoC 板上、但无法使多板时钟同步。附件是 TCS 文件和寄存器。

1) 1) 检查了 Status_LD1引脚、似乎 PLL1未锁定。为什么？

2)我们设置了哪些配置来确保 LMK04832只使用外部时钟来实现 Mb MTS ? 外部时钟5MHz 将馈送到 LMK04832从板的 CLKIN0。

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Jan、

正如我在之前的电子邮件中提到的、由于 CLKin0配置为单端配置、并且如果您要将5MHz 的外部正弦波信号馈送到这些引脚、则应施加更高振幅的信号以满足输入压摆率要求。下图显示了正弦波输入频率范围内可接受的输入范围。

如果您使用射频分离器、我建议将 Sig Gen 输出功率设置保持为20dBm 左右。因此、CLKin0输入将产生足够的正弦波振幅水平、并满足压摆率要求。

由于输入信号的压摆率较低、PLL1可能未锁定。

附加的配置文件看起来不错、不同之处在于：对脉冲发生器模式使用 SYSREF_MUX 设置、并在 PLL 锁定后生成 SYSREF 脉冲以进行分频器复位。

昨天我已经通过电子邮件向您发送了详细信息。

谢谢！

此致、

阿杰特·帕尔

时钟和时序（参考译文帖）(Read Only)