• 状态
  • 已锁定 已锁定
  • 个回复 7 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 313 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05028：1PPS 参考验证和1PPS 输出 DPLL 锁定问题

admin
Guru**** 1670750 points
Other Parts Discussed in Thread: LMK05028EVM, LMK05028
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1244993/lmk05028-1pps-ref-validation-and-1pps-output-dpll-locking-issues

器件型号：LMK05028

您好！

当在输入端配置1PPS 基准以及在输出端配置1PPS、16kHz 和4.096MHz 时、LMK05028EVM 存在问题。 时钟输出需要与输出1PPS 时钟进行相位对齐。 正如其他人在此论坛上指出的那样、我难以验证1PPS 基准信号。 我也无法使用有效的1PPS 输入使 DPLL 锁定。

我已经尝试用一个任意函数发生器和一个 Furuno GT-8801精密振荡器来生成1PPS 参考。  我们产品的实际1PPS 时钟源将是 Quectel L26T-S89,但这还没有经过测试。 启用1PPS 抖动阈值监视器(处于最大值)时、两个测试源都存在基准验证问题。 我有时可以使用任意函数发生器使1PPS 进行验证、但它对电压等看起来非常敏感。

除了难以获得基准进行验证外、我还无法让 DPLL 锁定在此配置中。 我尝试了在此论坛中针对此器件提出的建议、但在成功进行基准验证后、无法获得频率和相位锁定信息。 以下是输入1PPS 信号(黄色)、输出1PPS 信号(青色)和输出16Hz 信号(蓝色)的波形。 对于低于大约1200Hz 的输出频率、输出未被锁定并且在50%的占空比下。  

使用"Run Script"中的设置的 TICS Pro 文件为： e2e.ti.com/.../MDAQ_5F00_LMK05028_5F00_1PPS_5F00_LO_5F00_16HZ.tcs

基准输入监视器设置如下所示：

DPLL 锁定检测器的配置如下：

谢谢。

  • 0
    TI__Guru**** 1670750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    更新了：通过在 IN0_P 输入(EVM 上的 R67、R73)之前添加一个100 Ω/100pF 低通滤波器、解决了输入端的1PPS 基准验证问题。 输入验证现在100%可靠工作。 希望这个结果在可用时将转移至实际的目标板。

    我不确定 DPLL 是否正确锁定。 GPIO6_STAT_POL 上的 DPLL2锁定状态丢失表示它已锁定、但状态位 LOPL_DPLL2已设置、我认为这意味着相位未锁定。 是这样吗？

    达到上述结果的最新 TICS Pro 文件是： e2e.ti.com/.../MDAQ_5F00_LMK05028_5F00_1PPS_5F00_LO_5F00_16HZ_5F00_R2.tcs

  • 0
    TI__Guru**** 1670750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    更新了：我现在已经为 DPLL2清除了锁定状态位的频率和相位损失。 我增大了 DPLL2锁相检测器阈值。

    但是、小于大约2kHz 的输出具有非常低的占空比。 1PPS 输出仅在500us 内开启- 16Hz 输出存在同样的问题。 我不确定这怎么可能、因为所有输出分频器都在输入端接受相同的 PLL 时钟。 对于此器件、这是否正常？

    似乎、如果第一个输出分频器(11位)除1之外是任何值、则输出占空比会偏离50%。 该值越高、相对于50%占空比的偏差越大。 是这样吗？ 器件数据表中未提及这一点。

    一旦 PLL 表明它已接收到锁定(相位和频率)、输出频率和相位就会相对于1PPS 输入信号摆动、就好像它未锁定一样。 是这样吗？

    启用 ZDM 似乎没有任何影响。 以下是我的最新配置文件： e2e.ti.com/.../MDAQ_5F00_LMK05028_5F00_1PPS_5F00_LO_5F00_16HZ_5F00_R3.tcs

  • 0
    TI__Guru**** 1670750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、John：
    明天我会请我们的 DPLL 专家对此进行探讨。

    此致。

    维森特

  • 0
    TI__Guru**** 1670750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Vicente：

    一旦 DPLL2实现相位和频率锁定、我在输出通道0 (1PPS 输出)和时钟输入参考0 (1PPS 输入)之间仍然无法实现零延迟。

    以下是我的最新配置文件：e2e.ti.com/.../MDAQ_5F00_LMK05028_5F00_1PPS_5F00_LO_5F00_16HZ_5F00_R5.tcs

  • 0
    TI__Guru**** 1670750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、John：  
    我会请我们的 DPLL 专家进行深入研究。

    我确实注意到在您共享的.tcs 文件中、输出被设置为1MHz 而非1PPS。  

    此致、  

    维森特

  • 0
    TI__Guru**** 1670750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Vicente：

    上面的文件 MDAQ_LMK05028_1PPS_LO_16HZ_R5.TCS 具有1PPS、4.096MHz 和16Hz 输出。  

    谢谢。

    约翰

  • 0
    TI__Guru**** 1670750 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、John：

    遗憾的是、我将花费更长的时间在我的实验室中测试该结果。 我读过一些历史记录、基准输入必须具有50 %的占空比才能正确锁定。 请尝试使用该设置。

    此致、

    珍妮弗