This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B33216EVM:RMS 抖动高于预期

Guru**** 2378650 points
Other Parts Discussed in Thread: LMK5B33216EVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1251314/lmk5b33216evm-rms-jitter-is-higher-than-expected

器件型号:LMK5B33216EVM

您好!

我们将尝试分析 LMK5B33216EVM 板的相位噪声。 我们将使用 SIT5347AE-FN-33E0B100.000000 MEMS 振荡器、生成一个100MHz 信号、该信号连接到评估板上的 Y3蓝图:

我们将仅使用 APLL3 (禁用 DPLL)生成156.25 MHz 输出、并在 TICS PRO 中使用这些设置:

不过、 在使用我们的 E5052B 信号源分析器测量相位噪声时、与数据表相比、我们会观察到比预期更大的 RMS 抖动(较高频率下存在明显的杂散、远远超出环路滤波器带宽):

您能告诉我们、问题的根源是什么、尤其是高频杂散吗? 提前感谢您!

此致!

乔尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您是否打算使用 DPLL?  如果不是、请以更好的方式配置 APLL3、以获得100MHz 的相位检测器频率。

    请注意、默认设置是我建议使用的电荷泵和环路滤波器值。

    如果您要使用 DPLL、XO 和 VCO 频率之间应具有非整数关系、这样 DPLL 才能避免整数边界杂散。  对于100MHz Direct 则不是如此、但您似乎知道这一点、并将其配置为* 2 /3、因此2500MHz / 66.66 = 37.5。  这确实避开了整数边界、但可能会有一些二阶效应。

    • 仅供参考、PLL 相位检测器的工作频率较低、因此不是很好。
      • 不过、在这种情况下、您似乎试图通过减小电荷泵电流来最大限度地减小环路带宽。  由于禁用了 PLL 电荷泵上拉功能、因此您应考虑由于电流较低而增大 Rd 电阻器值。  (您也可以选择仅通过取消选中"PLL3_CP_PU_DIS"
      • 因此、这可能不是您的问题。
    • 看起来环路带宽以上存在一些升高的噪声、这可能是 R3/R4上的高电阻值导致的。  尝试减小。

    您是否有其他时钟在附近的不同频率下运行、这可能会产生串扰?

    您是否能够切断 EVM 主 TCXO 的电源?  您应该仅对 XO 供电。  请参阅以下信息:

    振荡器指示符

    示例器件型号

    类型、封装

    功率电阻器

    局部0.1uF 旁路

    射频输出电阻器

    Y1

    7N48071001

    通用7.0mm x 5.0mm、4或10引脚

    R206

    C80

    R43

    Y2

    8W48072003

    通用2.5mm x 2.0mm、4引脚

    R207

    C82

    R46

    第3题

    7x-50.000MBB-T

    通用3.2mm x 2.5mm、4引脚

    R208

    C83

    R47

    Y4

    ROM9070PA

    OCXO、9.7mm x 7.5mm、4引脚

    R209

    C84

    R48

    Y5

    ROX2522S4

    OCXO、25.4mm x 22mm、7引脚

    R210

    C85

    R49

    73、
    蒂莫西

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Timothy、您好!

    感谢您的回复! 我们最终打算使用 DPLL、这就是为什么我们选择这些参数来避开整数边界的原因。

    我尝试了调整 R3和 R4的值以及取消选中 PLL3_CP_PU_DIS、但我仍然看到相位噪声图中的高频杂散存在约115fs 的 RMS 抖动。 此外、我相信板上的任何其他有效时钟或 XO 都不会干扰我们的 MEMS 振荡器或 APLL3输出。

    我们计划在不进行任何修改的情况下使用新的 LMK5B33216EVM 板测试我们的设置、只是与我们的板与 MEMS 振荡器进行比较、并验证我们的实验室设置(电源、相位噪声分析器等)是否正确。 如果我们能够找到高抖动和杂散的来源、我们会及时向您通报最新情况、再次感谢您!

    73、

    乔尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Joel、

    我从 sig gen SMB100A 的 TICS Pro 设置中查询了100MHz 的频率、并且没有观察到  输出端存在高 rms 抖动。 请告知我们您的新电路板是否可以获得更好的 PN。

    -Riley

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Timothy 和 Riley:

    再次感谢您对此问题的反馈。 我们意识到、我们对直流耦合输出使用了 OUT0。 我们切换到了 OUT4以生成 HSDS 信号、现在我们  为两个评估板获得了~53fs 的 RMS 抖动、这非常接近我们的预期。 再次感谢您的帮助-我们真的很感激!

    谢谢、

    乔尔