[参考译文] LMK00301：LVDS 输出上的信号完整性仿真

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1259034/lmk00301-signal-integrity-simulation-on-lvds-output

您好！

我正在使用 LMK00301A 的125MHz 的3.3V LVDS 输出。 该输出作为以太网 QSGMII PHY 88E1552的 REFCLKP/N 输入的输入。

我使用0.01uF 电容器作为交流耦合电容器、接收器处有一个100欧姆的差动终端。

附加了信号完整性模拟快照。 将3.3V LVDS 输出连接至1.8V LVDS 额定输入时、建议的端接方案是什么？

谢谢。