[参考译文] LMX2594：改善相位噪声响应？

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1260444/lmx2594-improving-the-phase-noise-response

你好。   

我希望 LMX 团队的任何人都能回答我们的询问。

我们有2个关于改善 LMX2594相位噪声的问题。

锁相环的设置如下：

1.   LMX2594的参考频率为125MHz。 我想使用 LMX2552的低噪声倍频器来改善 PLL 噪声、因此 PD 频率将为250MHz。
2. 分母固定为2^32-3 = 4,294,967,293 (无论是否启用或禁用倍频器)、因此它不能被2或3除以避免小数杂散。
3. 我们使用 LMX2520的 VCO 从7500MHz 持续到15000MHz 实现连续频率覆盖。

下面是 我们使用的各种输出频率 (VCO 频率、PD 频率在250MHz 下、相应的 N 分频器值)下的 N 分频器设置的 Excel 表。

如果我们使用 MASH_ORDER = 2、由于数据表表表2中显示的最小 N 限制、只有下表 Excel 中列出的8000 -15000MHz 的 VCO 范围才可用。 这不成问题、因为我们仅损失了从7500MHz 到8000MHz 的一小部分 VCO 覆盖范围。

此外、我不担心 PLL 整数边界杂散、因为在必要时、存在另一个与125MHz 稍有不同的基准振荡器来避免整数边界杂散。

第一个问题： 对于   启用倍频器的设置(PD 250MHz)、  使用分母2^32-3 = 4,294,967,293并 将 MASH_ORDER 设置为2、与  禁用倍频器 的设置(PD 125MHz)且 MASH 顺序设置为 4相比、PLL 杂散是否会下降？ 我们当前的 LMX 设置不使用倍频器、并始终使用 MASH_ORDER =4来避免 PLL 杂散。 我对使用倍频器以及 MASH_ORDER = 2非常感兴趣。 在使用当前测试台时、我们尝试了几个启用了倍频器且 MASH_ORDER 设置为2的 VCO 频率、并且我们确实看到了  PLL 相位噪声改进。  但是、由于我们的测试设置的限制、我们无法调查使用较低的 MASH_ORDER 2时整个频率范围内的 PLL 杂散、如下面列出的 Excel 表中所示。  您是否知道 我们工作范围内 PLL 杂散退化的预期结果？  将倍频器与 MASH_ORDER =2结合使用是否会使杂散衰减达到最差？

第二个问题： 我们也 可能希望使用 MASH_ORDER = 3、但受到  数据表表表表2中所示的最小 N 分频器限制。  是否有关于基于 VCO 频率范围的最小 N 分频器规则的更详细说明？  在将 MASH_ORDER 设置 为3时、是否有办法放宽对最小 N 分频器值的此规则？

 非常感谢您对上述两个问题的任何答复。

谢谢