[参考译文] LMK5C33216EVM：1PPS 输入对应的配置寄存器

您好、Cherry：

我找过一位器件专家页面。

3) 为1-PPS 输入配置芯片的步骤是什么？  [/报价]

就我而言、1PPS 输入需要打开特殊的1 PPS 相位检测器。 这应该可以在 TICS Pro 的基准验证部分中找到、但我目前无法确认、因为我的 LMK5C33216配置文件似乎已损坏。 您有工作经历吗？

此致！

Evan Su

您好、Evan：

感谢您的支持。

REF0_PH_STATUS 有效、但 REF0_VALID_STATUS 没有回读值。

目前没有可用的工作配置文件、仅 APLL+DPLL 配置已完成。 配置为1-PPS、回读状态以保持模式显示。 在不提供1PPS 基准的情况下、仅设置了 ZDM 模式、尝试了不同的基准时钟和 ZDM 路径、回读状态 LOPL 和 LOFL。

ZDM 模式和1PPS 输入是否有任何寄存器映射和相关报告可供参考？  

谢谢。此致、

切里

您好、Cherry：

抱歉、我想澄清的是、"配置文件"是指 TICS Pro 中的 LMK5C33216配置文件、我假设您使用的是配置电路板、因为 DPLL 寄存器需要 MATLAB 脚本、并且过于复杂、无法手动计算。 您能否分享参考验证设置的屏幕截图？

是否有任何有关 ZDM 模式和1-PPS 输入的寄存器映射和相关报告可供参考？  [/报价]

我没有此类参考信息。 我认为我们的器件专家今天仍然很忙、但她将能够为您的用例生成配置。

此致！

Evan Su

您好、Evan：

感谢您的澄清。

并提供一些更新：

1) 1)客户最近完成了一些测试、超过1KHz 的基准可在 ZDM 模式下锁定、但 DPLL1/2具有更长的锁定时间。 但低于1KHz 的基准是不起作用的。

电流配置大致为100 MHz XO、仅用作 APLL3的时钟源。 APLL1/2的时钟源来自 APLL3的 VCBO 映射。 DPLL1/2/3被启用、且所有的基准都来自 IN1。 分别来自 OUT0/4/10的 DPLL1/2/3 ZDM、目标1PPS 基准可被锁定。 目前、开发板没有成功的试验。

2) 2)同样、低于100KHz 的参考直接锁定在开发板上、但将配置切换到自己的时钟板(参考开发板设计、只需用 MCU 替换控制器即可)。 写入配置寄存器后(在步骤7之后)、需要进行复位以输出时钟信号。 为什么会这样呢？  

3)  

我想澄清的是、通过"配置文件"我指的是 TICS Pro 中的 LMK5C33216配置文件、我假设您使用该配置板是因为 DPLL 寄存器需要 MATLAB 脚本、并且过于复杂而无法手动计算。 您能否共享参考验证设置的屏幕截图？

以下是要调整的100Hz 基准输入配置、并使用 MATLAB 脚本计算 DPLL 的参数：

谢谢。此致、

切里

您好、Cherry：

我需要在下周之前详细了解这一点。 如有紧急情况、请指定时间轴。

此致、

珍妮弗

 Jennifer、您好！

感谢您的答复。

参考超过1KZ 客户已配置、没有问题、但他们需要参考1-PPS。  

谢谢。此致、

切里

您好！

低于1KHz 的基准不能被锁定、是否有任何需要注意的地方？  

谢谢。此致、

切里

您好、Cherry：

Jennifer 今天不在办公室、但下周会再与您联系。

此致！

Evan Su

您好、Cherry：

经过更多测试、我们发现1PPS 无法实现 ZDM。 如果他们正在寻找1PPS 输入和输出之间的确定性相位关系、则 LMK5C/B 不支持此功能。 如果它们尝试在1PPS 输入和输出之间实现相位同步但不确定、LMK5C/5B 可支持。

此致、

珍妮弗

 Jennifer、您好！

感谢你的帮助。

如果他们试图在1PPS 输入和输出之间实现相位同步但不确定，则 LMK5C/5B 可以支持。

您能帮助共享配置寄存器和配置捕获的顺序吗？

1PPS 输入时钟的精度是否有特殊要求？  

客户已尝试不使用 ZDM、起始页如下、使用 MATLAB 脚本执行的 DPPL3参数计算得出：  

DPPL3的参数如下：

基准时钟的有效检测设置如下：

测试结果：1MHz 输出在 OUT0上可见、但相位和频率未锁定。 监控接口如下所示：  

谢谢。此致、

切里

您好、Cherry：  

请将 DPLL LBW 降至0.1Hz、然后再次点击"运行脚本"。

我目前没有 XO = 100 MHz 的1PPS 配置。 但是、您可以使用此值作为参考来查看应匹配的"验证"页面设置。 在此配置中、REF0是1-PPS 信号。

e2e.ti.com/.../1_2D00_PPS_2C00_-XO-_3D00_-54-MHz_5F00_July-19-2023.tcs

此致、

珍妮弗

 Jennifer、您好！

非常感谢您的耐心和帮助。

请参阅提供的配置、使用38.88MHz XO、REF0是1-PPS 的基准。  根据上述要求进行修改、DPLL 的相位已锁定、但尚未消除 LOPL。  还有其他需要注意的事项吗？ 如果方便的话、您能分享一个与这个函数相关的配置参数的完整屏幕截图吗？

测量状态读回如下、三个 DPLL 时钟源均为 XO、REF 均为示波器提供的1 PPS 方波。

尊敬的 Annie：  

这有助于缩小范围。 请尝试测试以下各项：

1. 将 GPIO 引脚配置为作为 TDC R 和 TDC FB 分频器运行。 这些是 DPLL 的输入。
   1. 
2. 将它们路由到示波器。 它们是相位对齐还是具有一些小的固定相位偏移？ 它们应在工作范围内相互触发、而不是漂移。 它们之间的相位差可以为180度。 希望它看起来像这样：
   1. 
   2. 如果您没有看到它们被触发、请拍摄示波器照片并将其发布在此处。 这意味着 DPLL 未被锁定、且 DPLL 设置不正确。
3. 如果您得到如上所示的图、则我们确认 DPLL 已锁定到基准、我们只需再扩大 LOPL 阈值、使 LOPL_DPLL3信号变为低电平。 在这种情况下、您将需要提高这些设置、直到看到 LOPL 变为低电平：
   1. 

您能否同时共享他们正在使用的.TCS 文件？

Jennifer、您好！

1)  

您能否同时共享他们使用的.tcs 文件？

请访问此处： /cfs-file/__key/communityserver-discussions-components-files/132/3007.1_2D00_PPS_2C00_-XO-_3D00_38.88-MHz_5F00_July-26-2023.tcs

我们只需进一步扩大 LOPL 阈值即可使 LOPL_DPLL3信号变为低电平。 在这种情况下，您需要增加这些设置，直至看到 LOPL 变为 LOW：

他们已经尝试调整了 LOPL 阈值 、但它 对 LOPL 的状态取消没有帮助。  

答：此外、还有一个新发现、每次重新打开软件以修改配置时、都无法执行脚本、且必须在默认启动情况下将脚本恢复为默认设置。  

2) 2)您可以帮助检查是否应用了其他支持1 PPS 基准的时钟芯片？ 客户的应用中没有其他时钟源、只能通过 GPS 信号执行时钟同步。 最好使用1pps 的基准来锁定频率和相位、而不会出现输入/输出相位0延迟或精确延迟。 但是、每次上电时、输出相位与基准电压之间必须有固定的关系。  

谢谢。此致、

切里

您好、Cherry：

1.您可以将.tcs 文件附加到 e2e 帖子吗？ 您共享的链接被标记为"受限"。

2. LMK5C 支持1 PPS 基准；但是获得这方面的寄存器设置可能需要一些时间才能确定。

3.我在获取1pps 设置时也会遇到 TICSPRO 起始页错误。 请放心使用、我会更深入地进行研究。

4. DPLL/TDC R 和 FB 分压器输出布线更新有哪些？ 这对于确定 DPLL 设置是否错误或是否仅仅需要调整 DPLL_LOPL 设置至关重要。

此致、

珍妮弗

在使 LMK5C33216EVM 正确锁定至1PPS 信号(使用零延迟/相位校准输出 PPS)方面也存在问题。  我们需要锁定1 PPS 输出、并使用传入的平均 GPS PPP 信号实现零相位偏移。  使用52MHz XO 时、当系统脱离保持状态并返回 PPS 时、我们需要看到 PSS 输出以平均 GPS PPS 输入转向锁相、但同时具有受控的速度和相位变化转换加速度。  数据表没有详细说明、或者还没有找到答案。  如果有人能帮助我们获得入门所需的初始 TCS 文件、我们更倾向于在 设计中使用这款芯片。

您好、John：

让我向团队核实我们是否 已有1-PPS + ZDM .TCS 文件。 否则、将需要一些时间才能发送配置。 请说明您的时间表要求。

此致、

珍妮弗

您好、John：

我再次向团队确认、 我们的 LMK5C 器件上没有1 PPS + ZDM。 之前在该主题中也提到了这一点。

零延迟模式提供了 确定性的 每次上电时的相位偏移(换句话说、每个下电上电周期中1 PPS 和输出之间的相位偏移相同)。

使用没有 ZDM 的 DPLL 将在1PPS 和1PPS 输出之间提供相位校准。 我们还提供了相位转换选项、可以在 DPLL 页面上找到。

此致、

珍妮弗

这不是一蹴而就的要求、但如果我们能够在接下来的几周内进行此测试、那就非常理想。  谢谢。

谢谢、Jennifer。

您是否有没有 ZDM 的1PPS TCS 文件示例、但使用 DPLL 保持退出相位转换控件-我们需要了解如何进行设置、以便在系统退出保持模式时- GNSS PPS 信号恢复：  当输出 PPS 与输入 PPS 信号恢复同相时、我们需要看到输出脉冲以20ns /秒或更慢的速率变为一致。  我们还需要知道输出 PPS 何时恢复与输入 PPS 的对齐以及所有转向转换是否停止-是否有一个状态位显示在保持事件后一切均已锁定且 PPS 再次正常对齐的情况？  

谢谢。

约翰

您好、John：  
珍妮弗不在办公室,将要在接下来的几天。 我已经联系了另一位 DPLL 应用工程师来为您提供支持。  

此致、  

维森特  

您好、John：

我是从办公室回来的。 让我在下周早些时候安排一个专门的时间来进行此配置。

此致、

珍妮弗