[参考译文] LMK04832：LVDS 终端

admin

Other Parts Discussed in Thread: LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1266039/lmk04832-lvds-terminations

器件型号：LMK04832

大家好、
我们正在我们的一个项目中使用 LMK04832NKDT。请建议我们是否可以继续使用以下 LVDS 时钟输出端接方法和值。

(100E 的分裂终端在目标端此处使用)。

参考 EVB 时、我们发现电容器位于端接电阻器之后。

请建议我们是否可将交流耦合电容器放置在 IC 本身附近并在目标附近放置端接(分裂或单个100E)。
或者应该遵循 EVB 方法首先端接、然后是交流耦合电容器(都在目标端)？

另请注意、对于我们而言、源 IC (LMK)和目标 IC (FPGA)位于不同的卡上。

2 年多前

0 admin 2 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Arjeet：
请参阅以下资料： https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1110184/lmk04832-source-series-termination

此致、

维森特

0 admin 2 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Arjeet：
如果您实施上述端接是为了预防 HF VCM 噪声、使其到达 Rx 并影响偏置点电压、那么您的方案就非常合适

此致、

维森特

0 admin 2 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Vicente、我没找到有关 LMK4832输出时钟内部端接的任何规格。您能帮我找到它吗？

0 admin 2 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Vicente、我同意您的建议。我可以在目的地使用单个100E 而不是分裂终端吗？

0 admin 2 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您是否不再想使用此电容器来过滤 HF VCM 噪声？
但如果您不这样做、对于 LVDS Rx 也没有问题。

此致、

维森特

0 admin 2 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我会进行检查、如果可能、我会使用它。

此外、我可以先使用电容器、然后是电阻器铁氧体吗？如果先是电阻器、然后是电容器、该怎么办？这会做出任何更改吗？

您可以提出这项建议吗？
我找不到关于 LMK4832输出时钟内部端接的任何规格。您能帮我找到它吗？

0 admin 2 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Arijeet,

无论是哪种情况、50Ω 转 AC-CAP 还是 GND 或100Ω 差分端接都是可接受的端接-您可能需要首先确认目标上没有内部端接。当信号必须通过电缆、背板或通常较长的距离传输时、分离50Ω 和交流电容至 GND 的方法有时更受欢迎、因为这有助于滤除高频共模噪声。

电容后接多个电阻器、电容器后接多个、这对于 LMK04832是可以接受的。如果首先放置电容器、并且需要在 LMK04832组件上进行交流耦合、请将电容器靠近 LMK04832放置、以最大限度地减少将出现的阻抗不连续性造成的反射。如果交流耦合电容器的装配位置不是很重要、也可以将其放置在另一组件上的端接电阻旁边。无论您执行何种其他操作、都应确保100Ω 差分(或分离式50Ω)端接靠近接收器、以便接收器能够吸收大部分信号功率、并且从端接至接收器的残桩尽可能少。

我将注意到、目标器件可能对其终端网络的外观有一些偏好、这可能在其数据表或器件的支持团队中找到。这可能是优先考虑电阻器还是电容器的主要因素。时钟接收器通常使用高阻抗源(例如一些 Vbias 或50kΩ)对接收引脚进行弱偏置、以帮助确保接收器的运行；这可能还包括接收器引脚上存在轻微迟滞。在电容之后放置电阻器可能会影响偏置和任何迟滞。与接收器件的数据表核实、以确认端接要求。

我认为我们没有列出 LMK04832输出时钟的内部端接；LVDS 和 HSDS 应接近50Ω 源阻抗、但 LVPECL、CML 和 LVCMOS 等其他格式应该是低阻抗驱动器。然而、我们对 LVDS/HSDS 端接的建议为100Ω 差分或等效器件。

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04832：LVDS 终端