• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 200 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832：在以下设置中是否存在稳定性风险、例如 PLL 容易失去锁定还是不容易锁定？

admin
Guru**** 2540720 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1266447/lmk04832-is-there-any-stability-risk-in-the-following-settings-such-as-pll-is-easy-to-lose-lock-or-it-is-not-easy-to-lock

器件型号：LMK04832

在以下设置中是否存在稳定性风险、例如 PLL 容易失去锁定或不容易锁定？

PLL1 CP = 0.05mA

环路滤波器带宽= 10Hz

谢谢！

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Applo：  
    考虑到您的相位裕度非常高、我预计您不会失去锁定。  
    请注意、通过减小 PFD、您可以减小 C1/C2的大小：  

    此致、

    维森特