[参考译文] LMX2594EVM：可使用10MHz 作为外部基准时钟

admin

Other Parts Discussed in Thread: LMX2594EVM, LMX2615-SP, LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1268811/lmx2594evm-possibility-of-using-10mhz-as-external-reference-clock

器件型号：LMX2594EVM
主题中讨论的其他器件： LMX2615-SP、 LMX2594

大家好。

您能否确认我是否可以为 LMX2594EVM 使用10MHz 参考时钟？
我想重复并获得与应用手册所示相同的性能(相位噪声)、该应用手册使用 Wenzel 100MHz OCXO。

现在、我想获得一个10MHz OCXO、它也可用于其他一些测试、因此如果我能将其用于此板就好了(与100MHz 版本相比、它通常更易于获得)

此致！

穆赫迪

2 年多前

0 admin 2 年多前

TI__Guru**** 2468460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mehdi、

是的、您可以使用10 MHz 参考时钟、该器件将.lock、但这会因以下原因降低相位噪声/抖动：

1. 较低的相位检测器频率。相位检测器频率不能高于输入频率的2倍。并且需要较高的相位检测器频率来获得较低的 N 分频器值、以获得理想的相位噪声。

2. 借助较低的输入基准、这将强制降低相位检测器频率、从而强制降低环路带宽(因为存在最小高阶电容-如我们的 PLLatinum Sim 工具所示)。因此、较低的带宽将允许 VCO 相位噪声裁剪。

3. 较低的压摆率会影响 PLL 1/f 噪声和 PLL 品质因数。该图来自 LMX2615-SP 数据表、但 LMX2594发生了类似的情况。

此致、
迪安

0 admin 2 年多前

TI__Guru**** 2468460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回复。现在更加清晰。

OCXO 近端相位噪声在此处的作用有多大？

我有2个选项：均来自 Wenzel Sprinter 系列；但是、10 MHz 系列的近端相位噪声比100 MHz 系列要好得多。

(100Hz 时为-146dBc/Hz 与-126dBc/Hz)

它是否会抵消使用更高频率的 OCXO 带来的好处？

0 admin 2 年多前

TI__Guru**** 2468460 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

OSCin 噪声与它无关。因此、如果您在我们用于具有无噪声输入频率的 PLL 的 PLLatinum Sim 工具上对此进行建模、那么只有当它接近或高于该固有 PLL 噪声时、您的 OCXO 噪声才会很重要。 LMX2594在10kHz 偏移和1GHz 载波下具有-134dBc/Hz 1/f 噪声、可转换为-134 - 20* log (1GHz/MHz 100MHz)+10* log (10kHz/100Hz)=--20 + 20 =-134dBc/Hz。

因此、如果 OCXO 为-126而 OCXO 为-134、则 OCXO 占主导地位。根据表、如果您可以通过10 MHz OCXO 获得至少200 V/ns 的压摆率、我会尝试一下。但如果不能、我倾向于使用100 MHz OCXO。

但还要意识到、使用10 MHz OCXO、这将降低相位检测器的10X、成本将是10 dB PLL 品质因数、因此除非您不担心10k 相位噪声、否则我还是会选择100 MHz OCXO。

此致、
迪安

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2594EVM：可使用10MHz 作为外部基准时钟