请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCE62002 专家、您好！
我们是否 在 PD 和 VCC 之间有时序要求？ 我查看了数据表第10页、其中有 PD Reqiums、但我没有找到图表来指明 VCC 和 PD 之间的关系。 您能否为 PD 和 VCC 提供图形或更明确的时序要求？ 谢谢！
此致、
安连
专家、您好！
我们是否 在 PD 和 VCC 之间有时序要求？ 我查看了数据表第10页、其中有 PD Reqiums、但我没有找到图表来指明 VCC 和 PD 之间的关系。 您能否为 PD 和 VCC 提供图形或更明确的时序要求？ 谢谢！
此致、
安连
Ann：
在将/SPI_LE 引脚从 L 转换到 H 之前、PD 引脚必须为高电平。参阅此处的：
数据表中注意到、最长上升时间应为4ns -我认为这实际上应该是最短上升时间：
这仅用于将 EEPROM 加载到寄存器中-也可以通过通信接口对寄存器进行编程-请参阅本主题： https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/335316/cdce62002---would-it-be-a-problem-if-pd-pin-fixed-to-logic-high-or-floating?tisearch=e2e-sitesearch&keymatch=cdce62002%25252525252520pd#
谢谢。
卡德姆