• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 222 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2572LPEVM：请介绍&quot；7.3.4 PLL N Divider 和 Fractional Circuit&quot；

admin
Guru**** 2380860 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1287239/lmx2572lpevm-please-tell-me-about-7-3-4-pll-n-divider-and-fractional-circuitry

器件型号：LMX2572LPEVM

你好。


"Default Configuration/Test Mode"(默认配置/测试模式)已运行。
图01 - 100MHz．jpg
该示波器也确认了100 MHz。

接下来、PLL_NUM=16000。
图02 - PLL_NUM16000.jpg
示波器保持在100 MHz。

如何获得150 MHz？

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Takeshi-San：

    PLL NUM 不应大于 PLL DEN。 要获得150MHz 输出、PLL NUM 保持为0；PLL N 应从32更改为48。 您无需进行此类计算、只需输入所需的输出频率、TICS Pro 就会为您执行计算。  

    BTW、请使用默认配置、测试模式面向我们的 EVM 制造商、而非用户。  

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的快速响应。
    我很理解。