This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVD110A:关于 CDCLVD110AVF 的封装条件

Guru**** 1818760 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1292077/cdclvd110a-about-the-packaging-condition-of-cdclvd110avf

器件型号:CDCLVD110A

引脚1相对于托盘的纵向(托盘左侧的槽口)位于何处?
您能否提供随附的 AM5728BABCX 等 PDF 数据?

e2e.ti.com/.../AM5728BABCX_5F00_carrier_5F00_material_5F00_report-_2800_1_2900_.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kota:  

    我 找不到您附上的文件、但 CDCLVD110AVF 使用标准 JEDEC 矩阵托盘、因此引脚1应与托盘中的陷波对齐。 有关更多信息、请参阅本文档第9页: 半导体封装方法 让我知道这是否有帮助。  

    此致、  

    康纳  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,康纳

    感谢您的回复和文档。
    我会检查您收到的文档。

    此致、