This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK05318B:仅在配置后偶尔输出

Guru**** 2524460 points
Other Parts Discussed in Thread: LMK05318B

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1292169/lmk05318b-only-occasionally-output-after-configuration

器件型号:LMK05318B

您好,

我用 LMK05318B 制作电路板、但 遇到了一些问题。

芯片被配置 为仅 APLL 模式(无 DPLL)、APLL1/APLL2级联模式。

一个常见的 CMOS 晶体振荡器被用作 XO。 频率为50 MHz。

前四个输出是带40 MHz 的 LVDS、其他四个输出是带16 MHz 的 CMOS。 所有8个输出均由 APLL2 P1生成。

每次接通电路板电源后, FPGA 将配置  LMK05318B 的寄存器,然后发布。  我检查了每个配置的寄存器、读回值与我的设定值相同。

但我们注意到在每次配置(设定值相同)后、芯片只是偶尔产生输出。 八条通道是一样的,它们的问题是相互独立的。

此问题的原因可能是什么? 谢谢。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Zhao:  

    您可以共享.tcs 文件吗?我可以看一下吗?

    此致、

    珍妮弗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jennifer、您好!

    很高兴看到您的回复。

    下面随附了.TCS 文件。  请告诉我它是否可以看到并正确下载。

    e2e.ti.com/.../lmk05318B_5F00_40M_5F00_16M.tcs

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Zhao:

    我看到您已为输出启用 SYNC。 您是否可以发出 SYNC_SW (切换 R12[6]= 0 -> 1 -> 0)以查看是否所有输出都出现了?

    此致、

    珍妮弗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jennifer、您好!

    我发出了同步事件、但它无法正常工作。

    我试图将 PDN 引脚拉低一秒钟、然后将其释放。 然后、我对寄存器进行了配置。 会出现所有输出。 但是、如果我仅将 PDN 引脚拉低一 毫秒、则输出会失败。

    数据表中 显示:

     200ns 似乎 就足够了、但我不知道为什么1ms 不起作用。

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Zhao:

    1. 您能否共享 LMK05318B 的原理图片段?
      1. 可能是 VDD 和 VDDO 电源在 PDN 之前没有上升。 我们通常建议在 PDN 引脚上放置一个0.01 μ F 电容器以增加延迟。
    2. 请提供一个示波器屏幕截图、其中显示了一起斜升的 VDD、VDDO 和 PDN 线路。

    此致、

    珍妮弗