• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 417 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCI6214：自定义环路滤波器设置和仿真

admin
Guru**** 2543480 points
Other Parts Discussed in Thread: CDCI6214, CDCE6214

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1298283/cdci6214-custom-loop-filter-settings-and-simulation

器件型号：CDCI6214
主题中讨论的其他器件： CDCE6214

您好！

我们将在新一代测量硬件上部署 CDCI6214时钟发生器。 数据表声称 CDCI6214具有100kHz 和3MHz 之间的可配置环路带宽。 我们希望尽可能接近100kHz 带宽。

遗憾的是、数据表和 TICSPRO 软件中定义的预设完全不涵盖这一情况、无论 REF/VCO 频率如何。 此外、CDCI6214不在 PLLATINUM-SIM 仿真软件的器件列表中。

您能否告诉我、我们如何对环路滤波器进行仿真、从而为我们的应用找到接近100kHz 的带宽的适当设置？

此致、

亨宁·黑根

  • 0
    TI__Guru**** 2543480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Henning、

    CDCI 为 NRND、建议在开发新项目时切换至 CDCE6214。

    环路带宽和相位频率检测器是相关的。 从数据表中的表2可以看出、在电荷泵电流 Cpcap、Rres 和 Czcap 保持恒定的情况下、将 Fpfd 从50 MHz 降低到25 MHz 会将环路带宽从0.97 MHz 降低到0.51 MHz。

    降低 PFD 频率(并增加 PLL 的 n 分频器)以减小环路滤波器带宽。

    降低电荷泵电流也会降低环路带宽。

    请注意、环路滤波器带宽的这种降低可能会导致输出时钟抖动增加。

    谢谢。
    卡德姆

  • 0
    TI__Guru**** 2543480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kadeem,

    感谢您的建议和提供的有关环路滤波器带宽的信息。

    此致！

    亨宁