您好！
我有一个使用 LMK05028的设计。 我正在尝试在2个环路中使用它；REF、APLL 模式。
我在25MHz 的 IN0上有一个 LVDS 输入、在48MHz 上有一个 XO。 我将使用 PLL1和2分别输出100MHz 和312.5MHz。
当我启用频率检测阈值时、无论有效 PPM 设置如何、PLL 都会卡在保持模式。
如果我在验证状态期间禁用频率检测、PLL 会报告频率已锁定、但从未显示为锁相。
当我探测输入和输出时、我可以看到相位之间没有相关性。
附件为 TCS 文件。 请告诉我是在设置中缺失了什么内容、还是可以通过某种方法调试设置。
谢谢。
本·希尔特
Jennifer、您好！
感谢您的答复。 我曾尝试使用您发送的 TCS 文件、但根据状态寄存器、PLL 仍处于保持状态。 基准输入似乎仍未通过验证阶段。 我尝试了几种不同的频率检测阈值设置、但未发生任何变化。 对于如何进一步调试此器件、您有什么建议吗？
谢谢。
本·希尔特
Jennifer、您好！
这是原理图片段。 它是输入端的交流耦合 LVDS。
我将内部端接设置为 AC-DIFF (内部100R)、并连接了输入时钟示波器捕获。
器件的差分输入。
当我在 PLL 的输入侧探测单端线路时、可以看到直流偏置点设置为大约1.6V。
谢谢。
本·希尔特
Ben、
我使用与您类似的设置进行了测试：25 MHz LVDS 信号(VOD = 400mV)-->交流耦合电容--> LMK05028的 IN0使用 int。 100欧姆终端。
使用您的原始配置、我无法锁相。
使用2023年10月30日的配置、我可以锁定。
这意味着、这不是核心 DPLL 配置问题、而是基准验证问题、正如您所假设的那样。
下一步是确定未通过的验证设置。 请逐个禁用每个验证设置、并在每次禁用时检查状态。 例如、禁用频率检测阈值、然后选中状态。 参考是否有效？ DPLL 会锁定吗？ 如果是、那么这个是有问题的阈值。 如果没有、继续禁用下一个、例如时钟丢失。。。等等。
