请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04832 主题中讨论的其他器件： LMX2820、 LMK61E2
团队、
我们运行时钟设计工具并获得以下解决方案。
10MHz 时钟输入、VCO 以3.2G 运行、然后生成160M、40M、25M、10M 输出。 方框图未在引脚43和44 OSCIN/OSCIN*上显示外部 VCXO。
我们是否仍需要在那里连接 VCXO。
非常感谢！
在1kHz 偏移时、限制因素实际上是 PLL 1/f 噪声-即使使用"完美"的输入振荡器、LMK04832也无法满足请求的要求。 假设载波为1GHz、偏移测量为10kHz、LMK04832 PLL2 1/f 噪声的特性为-128dBc/Hz。 重构为128MHz 载波、20 * log ( 128MHz / 1GHz)=-17.8dBc/Hz 调整、或在128MHz 载波、10kHz 偏移时-145.8dBc/Hz。 由于1/f 噪声 降低10dB/十倍频程、因此如果将偏移降低十倍频、噪声将增加10dB；在1kHz 偏移时、我们计算出-135.8dBc/Hz、与 PLL 相位检测器频率或 VCO 频率无关。 仿真结果大致相符：
如果在128MHz 载波的1kHz 偏移下确实需要-140dBc/Hz、则需要一个 1/f 噪声至少比 LMK04832好4dB 的器件。 在整个 TI 产品系列中只有一个时钟器件可以满足该要求：LMX2820、其1/f 噪声比 LMK04832高约6dB。 请注意、LMX2820是一款高性能分数合成器、但 价格会相应上涨。
除了 PLL、假设我们有任何器件可以满足此要求：使用10MHz 基准、您可以将输出端的总基准噪声放大20 * log (128/10)= 22.1dBc/Hz； 因此、要在1kHz 偏移时满足-140dBc/Hz 目标、您需要 在1kHz 偏移时具有至少-162.1dBc/Hz 的基准、并假定具有理想的 PLL。 实际上、 1kHz 偏移处的相位噪声将是 PLL 1/f 噪声和基准噪声的总和、我们已经知道 LMX2820的最佳情况仅为-141.6dBc/Hz 左右； 因此、在总 ^ ^= 10 * log (10 μ V (1/f 噪声/ 10)+ 10 μ V (ref 噪声/ 10))的条件下、求解所需的基准噪声不超过-140dBc/Hz、频移范围为22.1dB、 我们得到 在偏移为1kHz 的基准上的要求大约为-167dBc/Hz。 这对于 OCXO 来说是不可能的、但对于 标准 XO 或抖动清除器来说、这是不可行的、而且可以在1kHz 偏移时实现这种相位噪声的 OCXO 将非常昂贵。 改用100MHz VCXO 会使1kHz 偏移要求提高20dB、但100MHz VCXO 上1kHz 偏移处的-147dBc/Hz 仍然只能在可调的 OCXO 上使用。 但是 、这距本底噪声足够远、因此 与同类10MHz OCXO 相比、其拉电流更容易、成本也更低。
如果真的很想在128MHz 载波上的1kHz 偏移时获得-140dBc/Hz、那么您的系统将看起来像这样：
如果这听上去不切实际、您要么需要放宽128MHz 载波的1kHz 偏移的-140dBc/Hz 要求、要么需要通过另一种方法来改善近端噪声 、例如、组合多个 PLL 来提高大于噪声功率的信号功率、 如 LMX2594双 PLL 板的第3.2节所示 (请注意、这不适用于同一 PLL 上的共享输出、因为它们的1/f 噪声功率是相关的-您需要完全独立的 PLL)。
感谢 Derek 的详细解释！ 我将研究它、以在未来改进我们的设计。 根据应用手册 SNAA311A、我们构建时钟并希望其接近140dBc/Hz。 我还有来自 LMK61E2系列的时钟输入。 " TI 超低抖动参考源的一个示例是 LMK61E2系列晶体振荡器、其在1kHz 时也具有非常好的接近相位噪声–140dBc/Hz 介绍 www.ti.com 2用于医疗超声波系统的时钟 SNAA311A–2017年9月–2020年9月修订提交文档反馈 版权所有
2020 Texas Instruments Incorporated 针对200MHz 载波的偏移"、所以我们认为可以达到140dBc。 。
我们将对其进行评估、看看。 当然、我们知道这是一个非常具有挑战性的规格。 系统中还有一个 Wenzel 时钟。
非常感谢！
晓辰