This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1301809/cdce6214-what-are-a1-a2-a3-and-a4-listed-in-cdce6214-s-stencil-design-page
您好！
CDCE6214的模板设计页面在其数据表中列出了 A1、A2、A3和 A4是什么？ 是否可以将其删除？
Ken、
这些是锚引脚、可保持悬空、也可连接到 GND。 连接到 GND 可能会提高可靠性。
谢谢。
卡德姆
塞缪尔
1. 在 PCB 板上这些插脚是否有必要或可选？
CDCE6214是否适用于 PCIe3.0？
在 PCB 上、锚引脚是可选的。 CDCE6214最高支持不带 SSC 的 PCIe 第5代或带 SSC 的 PCIe 第4代。
