[参考译文] LMX2594EVM：校准和锁定时间

您好、XL  
请参阅前面有关如何测量锁定时间的主题： https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/633336/lmx2594-lock-problem#:~:text=Test%20method&text=Oscilloscope's%20one%20channel%20capture%20the,this%20is%20the%20lock%20time。

维森特  

您好！

我正在使用类似的方法来校验这之前的线程(通过触发 CSB)、但这不能解决我的问题。 正如我最初描述的那样,我 对部分辅助和完全辅助几乎没有什么区别。

XL

下面是另一个有关锁定时间和测量设置的详细主题。  
e2e.ti.com/.../lmx2594-lock-time-measurement-setup

此致、  

维森特  

您好、Vicente：

我还使用了 MUXOUT_LD_SEL=1和 LD_DLY=0、很遗憾、我始终没有很好的校准+锁定时间。

设置：  

- OSC= 100MHz (这与200MHz 不同,它的数据表菜单:状态机频率 因此是100MHz 而不是200MHz ,所以我预期结果慢2倍,但我没有)

对于部分辅助：(LD_TYPE=0、TIGGER 信号)

输出端的稳定射频功率甚至可延长~10us ... (109us>97us > 35U*2us (数据表))。 我使用了上面的 VCO 校准开始设置而不是计算的设置,因为在这种情况下我得到了大约150us !  

对于 完全辅助：(对于相同的频率  (LD_TYPE=1或 CSB、TIGGER 信号)

锁定时间(未校准)：59us>50us>5*2us (数据表)... 距离预期锁定时间很远。

不过、我怀疑 LMX2594EVM 板上的环路滤波器设计可能需要25us 的模拟锁定时间来在 PLLatium SIM 上提供部分辅助、您能对此进行证实吗？

但是、 PLLatium SIM 中没有"Full Assist"选项。

校准+锁定时间对于我们的项目来说非常重要、它是我们选择它或不选择它的关键因素之一。 感谢您和您的团队的帮助。

很抱歉、该帖子标记为错误解决、您可以撤销此帖子吗？

感谢大家取得进步、

XL

您好、XL  
为了确保我了解您的图和测量,您是使用 CSB 信号的上升沿触发和测量时间,直到 LD 变成"高"? 请注意、您在对 R0进行编程时测量锁定时间、该编程会触发 VCO 校准。  

似乎在测量直至 Vtune (Ch4)变为低电平？  

由于不进行校准、因此不提供完全辅助、它仅包括模拟锁定时间。  用户强制器件分配某些 VCO 内核和 Capcode。 有关更多信息、请参阅本应用手册的第3.3节： https://www.ti.com/lit/an/snaa336a/snaa336a.pdf?ts = 1704909627536&ref_url=https%253A%252F%252Fe2e.ti.com%252F

此致、  

维森特  

您好、Vincente：

对于部分辅助 ，第一次我使用 CSB 触发(第一个开机自检)，然后根据您的建议，我使用 MUXout (锁定检测)触发(第二个开机自检)。

当  MUXOUT_LD_SEL=1 (锁定检测)且 LD_DLY=0时、我使用了引脚 MUXout 的锁定检测信号。  

在我切换 R0 (SDI 通道)以从一个频率(锁定)更改为所需的频率(锁定)之前、MUXout 始终为高电平(如下面的屏幕截图所示)、然后它变为低电平、当完成写入 R0后 CSB 变为高电平。 我更改了 所需频率的 N 值之后、在切换 R0之前、PLL 会解锁；然后切换 R0=1以锁定 PLL。 因此、如下面的屏幕截图所示、Vtune 信号从2.5V (未锁定)变为~1.25V (锁定)。

因此在测量中、无论我触发 CSB (高电平)还是触发 MUXout_LD (低电平)、我都将获得时间测量的相同起点。测量的时间是从这个触发信号到 MUXout_LD 的高电平状态(屏幕截图中的 MUX_VCOCAL 通道)。 与您的图片非常相似。 但是 t 校准值约为104us、与数据表相比、这太慢。  

9GHz 到7.5GHz

我使用了相同的触发方式(触发 CSB (高电平)或触发 MUXout_LD (低电平))和测量时间、直到 RFout 存在90%、结果约为113us、然后通过减去校准时间104us、在本例中我得到113-104=~10us 的锁定时间。

9GHz 到7.5GHz

如需完全辅助、 由于我们强制启用 VCO_SEL、VCO_CAPCODE 和 VCO_DACISET、因此我从未使用过 R0、而且根本没有校准。 但是、为了在示波器上测量锁定时间：  

-将 LD_TYPE 更改为:

-首先我在一个频率锁定 PLL

-然后我更改了所需频率的 N 值

-然后我强制这些寄存器为1

-更改 VCO_DACISET、VCO_SEL 和 VCO_CAPCODE

-一旦  VCO_CAPCODE 的写入被完成、PLL 开始锁定并且测量从起始点(触发 CSB)到 MUXout_LD (高电平)的时间、如下面的屏幕截图所示。 我得到的 59us 太慢了。

9GHz 到7.5GHz

对于零跨度、我得到：

9GHz 到7.5GHz

由于没有校准、我 根据上面的2个屏幕截图(示波器和零范围)估算锁定时间大约为~60us。。。

希望我对我的设置和想法的解释清楚。

感谢您的回复。

XL

您好、XL  
 您是否有一个支持频率与时间测量的器件、我建议客户锁定特定频率和开关频率的时间、并测量达到新目标阈值频率所花费的时间。 看起来您并不是最初锁定到某个频率？

维森特  

您好、XL  
我进入实验室、并使用完全的辅助工具将频率从9GHz 切换到7.5GHz、我 使用 TICSPRO 和 USB2ANY 实现了~20us 的锁定时间。  
USB2ANY SPI 写入速度非常慢(125kHz)-如果您使用更快的 SPI 写入速度(如70MHz)、我确信您可以进一步缩短锁定时间。

我首先锁定到9G、然后我更改了 PLL_N -> DAC -> VCO_SEL -> Capcode、我在编程 Capcode 后的锁定时间测量结果为~20us。  

您的分步编程序列是什么？

此致、  

维森特

您好、Vincente：

感谢您的答复。 我们没有测量频率的设备。 与时间的关系。 在9GHz 到7.5GHz 的频率变化过程中、我遵循与您相同的顺序：  

PLL_N -> DAC -> VCO_SEL ->电容编码

当我更改 PLL_N 时、LMX2594会变为解锁状态、VTUNE 上升到大约2.5V、这 确认"解锁"。 PLL 将在编写 Capcode 后重新锁定(就像在您的屏幕截图中一样)、Vtune 大约为1.25V (锁定)。 由于 TICSpro & USB2ANY 仅提供125kHz 的频率、因此该芯片在很长一段时间内处于解锁状态、直到它重新锁定。  

我得到的锁定时间为59us、如下所示：

甚至20us 也比5us 慢4倍...

我不明白为什么 SPI 速度会影响完全辅助模式下的锁定时间... 对我来说、2个锁定状态(9GHz 到7.5GHz)之间的"完全频率变化"时间等于：  SPI 编程时间 + 锁定时间 。 因此、加快 SPI 时间会加快"整个频率更改"时间、而不是锁定时间...  

Br、

Xin

完全辅助模式：

首先、我使用以下序列/设置将芯片锁定到9GHz：

- DACISET_FORCE、VCO_SEL_FORCE 和 VCO_CAPCO_FORCE=1

-  PLL_N -> DACISET=329 -> VCO_SEL=2 -> Capcode=103：以前通过 rb_xxx 寄存器读取的所有内容

然后将频率更改为7.5GHz：

- PLL_N (芯片开始解锁)-> DACISET=291 -> VCO_SEL=1 -> Capcode=153：之前从 rb_xxx 寄存器中读取的所有内容

在最后一步写入 Capcode 后、PLL 将重新锁定。 然后我就像你所做的那样抚摸时间。

我以前读过这个结尾

似乎它在讨论/比较  整个时间：编程时间+锁定时间、这就是我之前提到过的。 不同之处在于、如果编程速度较低、将"解锁状态"更改为"锁定状态"可能会影响锁定时间、但没有提及...  

它比较了整个时间的"编程时间+锁定时间",我们可以观察到校准+锁定时间是相当 相似的,从数字从3-1,通过 排除编程时间3-2 !

谢谢；

您好、XL

Tie Xu 说：

我就像你那样测量时间。

只是为了确认一下、您能够测量我按照我提供的程序进行的相同时间？  

SPI 速度之所以重要、是为了缩短 VCO 漂移时的解锁周期。  如果解锁周期缩短、电荷泵中电容器的电压不会发生太大的变化、因此 不需要太多的充电/放电时间即可恢复到正常值。  

此致、  

维森特

您好、Vicente：

不是、我在9GHz 到7.5GHz 的完全辅助下测得大约59us。 适用于部分辅助。

Br、

XL

您好、 XL  
是否需要另一个 EVM 进行测试？ 使用相同的过程、我能够实现20us 的锁定时间、并期望您按照我使用完全辅助从9G 转到7.5G 的过程获得接近的值。  

此致、  

维森特  

您好、Vicente：

没有另一个电路板要测试。

然而,我得到~20us 锁定时间在全机架使用一个 Capcode 是小于我从读回得到的...

可以清楚地说、 使用读回中的 Capcode 时、7.5GHz 是153 (我确认了该严重时间)、从9GHz 到7.5GHz、得到了59us； 如果我将 Capcode 设置为147而不是153、则我得到大约20us 的锁定时间、LMX2594仍然可以通过此 Capcode 设置锁定到7.5GHz ...

1.当 Capcode 发生更改且 PLL 仍锁定到所需的频率时、这是正常情况。 ？

2.在最坏的情况下,是否可以这样做(例如使用比回读更小的 Capcode )?

谢谢。

Br、

XL  

您好、XL  

关于您的后续问题：  

1.如果 Capcode 变化不大、PLL 仍然可以锁定、但现在我有一些后续问题要问您。  

-请使用完全辅助方法测量 Vtune 电压并将其与不同的电容代码进行比较。 我预计、对于不同的 Capcode 值、您会具有不同的 VTUNE 电压。 我假设 Capcode 值越小、VTUNE 电压就越大。  

2、可以这样做，但我有另一个跟进问题。 您用什么来检查器件是否确实已锁定？ 您是否使用频谱分析仪来确认 PLL 使用两个不同的 Capcode 准确锁定到7.5GHz？  

进一步建议、您是否还可以尝试将 SPI 串联电阻从12k Ω 交换到33Ohm？  

此致、  

维森特  

您好、Vicente：

1.测量 Capcode 147的电压为1.8V、Capcode 153的电压为1.3V。  

2.我通过观察 SCOP 上的 Vtune、从 rb_LD_VTUNE 回读并对  频率计数器进行验证来检查锁定状态。 LMX2594已为两个 Capcode 锁定。 然后我检查了它是否锁定了145至165的 Capcode。 锁定一系列 Capcode 有什么优势？

顺便说一下、在全力协助下、rb_VCO_CAPCRTL 不正确... 这是正常的吗？

3.我可以尝试在接下来的步骤中改变电阻器。 是否考虑了时间常数？

Br、

XL

您好、XL  
1.这就是我所期望的。 与此相关的唯一问题是、由于 Vtune 大得多、您已经减小了 VCO 的调谐范围。  器件在整个温度范围内会不稳定、且在更高/更低的温度下更容易解锁。

Tie Xu 说：

锁定一系列 capcode 的优势是什么

2.您能再详细说明一下吗？ 我不是很确定你在这里问什么。

使用回读完全辅助 Capcode 值时、我没有遇到任何问题。  

3、正确!  

此致、  

维森特  

您好、Vicente：

1.在本例中、当 capcode=147时、我对电压= 1.8V 感到困惑。 如果 capcode=147、则在正常情况下锁定频率应高于7.5GHz、因此如果 capcode=153、但仍然锁定在7.5GHz、那么 VTune 是否应该低于7.5GHz？ Vtune 是否与频率增大成正比？

2.我检查过这篇文章

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1052172/lmx2594-interpolation-of-capctl-and-daciset-in-full-assist-mode

Vtune 的阈值似乎约为200mV、但为什么在 Vtune = 1.8V 时仍能得到锁定检测指示？

谢谢

XL