大家好、
客户有问题。
请您回答或评论吗？
此致、
转至
尊敬的 Goto：
1.是。每次更改 N 分频器值时，都需要重新校准 VCO。
2 & 3. VCO 校准取决于应用和所需的协助级别。
4.正确、较小的 N 分频器值将导致较低的相位噪声(因此杂散较小)
6.不、该值严格限于 PLL 本身。
7.给定有关配置 N 的以下注释必须为60。 
8.是。 如果您输入的信号在相位噪声方面非常差、您将看到输出相位噪声也会受到影响。
抖动清除器可以使用具有非常窄的环路 BW (通常小于10Hz)的 PLL 和非常干净的源(例如 VCXO)有效地清理"脏参考"、并输出脏参考的"干净"副本。 如果客户不太熟悉时钟/PLL、好的 方面有：
1. https://www.deanbanerjeepll.com/files/Deansbook6.pdf
2. TI 高精度实验室视频(时钟与计时)
www.ti.com/.../precision-labs.html
此致、
维森特
尊敬的 Goto：
我对该演示有几个问题。
关于幻灯片1： 
关于幻灯片2：
输入看起来是38.4 MHz、客户似乎想要输入乘法器5 -这有两个问题。
OSCin 对于乘法器值5来说太大。
2.这不应产生96 MHz 的 VCO 频率，除非输入路径中的 R 分频器值为2。
3.您需要的输入和输出频率是多少？
关于幻灯片3：
FM 调制过程中不需要重新进行 VCO 校准、只有 N 值在改变。 DS 的第7.3.14和8.1.8节提供了有关 FSK 调制的更多信息。 确保按照项目符号3中针对 I2S 的说明进行操作：
+
关于幻灯片5：
我认为 FSK 调制没有成功实现。 载波频率没有使两个图像中的156.8 MHz 发生变化。
关于幻灯片6：
肯定有关闭之处、VCO 内核5的最小 VCO 频率为5200 MHz 
此致、
维森特
您好、Vicente：
感谢您的支持。
关于 FM 调制、
客户知道 core4是合适的。
但是、在 core4时有很多杂散。
您能告诉我如何改善这个杂散吗？
此致、
转至
尊敬的 Goto：
根据您的频率规划、我预计会在以下偏移处出现以下杂散： 
这里的问题是您的 OSCin 频率。
例如、您可以从技术上消除分数杂散、但将分母增加到620001、或者也可以尝试各种"MASH_SEED "值。
我已经看到、如果您能够处理这些杂散、减少电荷泵有时会减小杂散 的尺寸、但 可能不会完全消除它们、但您已经达到了可用的电荷泵电流中第二低的水平。
我同意、对于5017.6 MHz 的 VCO 频率、对应于 VCO core4。
此致、
维森特
尊敬的 Goto：
VCO4的相位噪声性能较差、
我们在这方面不能做太多。 在 I2C 线路上添加一个 RC 滤波器并使用1.8V 逻辑是唯一的建议。
此致、
维森特
