• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 665 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCI6214：SK-TDA4VM 上的 CDCI6214

admin
Guru**** 2348710 points
Other Parts Discussed in Thread: CDCI6214, TDA4VM, SK-TDA4VM, CDCE6214
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1312970/cdci6214-cdci6214-on-sk-tda4vm

器件型号：CDCI6214
主题中讨论的其他器件： TDA4VM、 SK-TDA4VM、 CDCE6214

您好、TI

   我们使用 CDCI6214作为 PCIe 时钟 支持。 现在、我们找不到它的 IIC 地址(0x77)、可以在 TDA4VM EVM 中获取 CDCI6214 (100Mhz)的时钟。  因此、我们想知道：

   1 CDCI6214是否是驾驶员？  在 TDA4VM 的 SDK 中没有适用于该处理器的驱动程序、但运行正常。 它 可以在无驱动器模式下工作？

    CDCI6214的2 EEPROMSEL PIN 在 SK-TDA4VM 中设置为低电平、但我们无法找到 I2C addr (0x77)。  我们尝试将  EEPROMSEL 上拉设置为3.3V、 可以获取 I2C 地址0x76。  是否与 CDCI6214手册冲突？

  3在我们的定制 TDA4VM 电路板上、  我们 使用 page0将 CDCI6214的 EEPROMSEL PIN 设置为低电平、如下所示。  当 OE2和 OE3上拉至高电平时、所有输出时钟均正常；当  OE2和 OE3 挂起/下拉时、Y2P/N 和 Y3P/N 无输出。 为什么？

此致、

张

  • 0
    TI__Guru**** 2348710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    时钟生成团队已不在办公室。 请期待您的答复延迟、感谢您的耐心等待。

  • 0
    TI__Guru**** 2348710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    章、

    1.否设备不需要驱动程序。 该器件默认具有100 MHz 输出。

    2.将 EEPROMSEL 引脚设置为高电平应该会使地址出现在0x77处。 将 EEPROMSEL 引脚设置为低电平应具有0x76的地址。

    3.在 EEPROM 页0中、OE2和 OE3分别配置为启用/禁用 Y2和 Y3。

  • 0
    TI__Guru**** 2348710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Cris

       感谢您的支持。

       我们在定制 TDA4VM 电路板的引脚12和引脚19上将 CDCI6214上的 TDA4VM EVM 作为 SCL/SDA。

      现在、我们发现当这条 i2c 读取/写入时、CDCI6214的输出时钟将 出现异常。 因此、我们认为 SCL/SDL 在读取/写入时会被拉低。 但在 TDA4VM EVM 中、这是可以的。 您能给我们一些建议吗？

    此致、

    张

  • 0
    TI__Guru**** 2348710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    章、

    我们的器件专家将于明天返回、届时可提供更深入的见解。 同时、我的确想注意的是、不建议将 CDCI6214用于新设计。 我们建议使用 CDCE6214。

    此致！

    CRIS

  • 0
    TI__Guru**** 2348710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    章、

    如数据表中所示、SDA 和 SCL 引脚应具有上拉电阻器[请参阅图像]：

    我在您的原理图中没有看到这些内容、这可能是导致在阅读/写入过程中将它们拉下的原因。

    此致！

    CRIS

  • 0
    TI__Guru**** 2348710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Cris

       感谢您的支持。 我们有  SDA 和 SCL 引脚(I2C0_SCL I2C0_SDA)上拉。 如下所示：

       但当我们尝试将 SDA 和 SCL 引脚上拉至3.3V 时、此3.3V 不用于其他 I2C、仅用于上拉。 还不错。  因此、我们怀疑当 i2c 读取/写入时、SCL/SDA 将下拉、Y2  和 Y3将禁用。 您能给我们一些建议吗？

    此致、

    张

  • 0
    TI__Guru**** 2348710 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    章、

    是的、当进行 I2C 读取/写入时、SDA/SCL 将被下拉、这就是需要上拉电阻器的原因。

    此致！

    CRIS