This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1320922/cdce6214-q1-cdce6214-q1-shcematic-review
帮助查看原理图，如何端接 LPHCSL 输出(添加串联电阻器、交流电容器？)，谢谢。
Peter、
通常、0欧姆电阻器与输出时钟串联、以允许换出不同的值、从而改善阻抗匹配或振幅衰减。
确保 REFSEL 被拉至低电平、以选择 SECREF 作为输入时钟。 我们建议使用额外的铁氧体磁珠+电容器来将 VDD_VCO 与其他 VDD 域隔离。
谢谢。
卡德姆
谢谢，
当把 SECREF 用作时钟，如何处理 PRIREF 引脚5和引脚6？
2.对于连接到 SSD 的时钟输出（MTFDHBL128TDQ-1AT12ATYY）PCIe 参考时钟，我们是否需要在 SSD 侧添加100 Ω？
当只使用 SECREF 时、PRIREF 引脚可保持断开状态。
CDCE6214-Q1的输出是 LP-HCSL、而不是 HCSL、因此 50 Ω 不需要连接到 GND 的终端电阻器。
谢谢。 卡德姆
帮助查看原理图，如何端接 LPHCSL 输出(添加串联电阻器、交流电容器？)，谢谢。 