您好!
我想使用 OSCout/CLKin2作为辅助参考时钟输入。 根据数据表、 OSCout/CLKin2 在上电后以及寄存器编程之前的默认功能为 OSCin 输出缓冲副本。 如果我要将外部时钟振荡器连接到这些引脚、在 CPU 将正确配置加载到 LMK04832的寄存器之前、此处可能存在信号争用。
我希望避免这种情况。
是否可以将 OSCout/CLKin2的默认上电功能更改为基准时钟输入?
有什么其他建议 可避免上电后的信号争用?
谢谢、此致、
亚历克斯
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我想使用 OSCout/CLKin2作为辅助参考时钟输入。 根据数据表、 OSCout/CLKin2 在上电后以及寄存器编程之前的默认功能为 OSCin 输出缓冲副本。 如果我要将外部时钟振荡器连接到这些引脚、在 CPU 将正确配置加载到 LMK04832的寄存器之前、此处可能存在信号争用。
我希望避免这种情况。
是否可以将 OSCout/CLKin2的默认上电功能更改为基准时钟输入?
有什么其他建议 可避免上电后的信号争用?
谢谢、此致、
亚历克斯
Andrea、您好!
谢谢您重播。
我的设计具有两个参考时钟源(主时钟源和辅助时钟源)以及 SYNC/SYSREF 输入信号。 后一个是来自位于不同 PCB ("主器件")上的另一个 LMK04832的差分信号。
如方框图中所示、CLKin0输入可以路由到 LMK04832中的 SYNC/SYSREF 控制块。 因此、我希望从差分信令的优势中获益、并将我传入的差分 SYNC/SYSREF 信号连接到 CLKin0。 CLKin1和 CLKin2将用作主参考时钟和辅助参考时钟输入。
遗憾的是、CLKin2引脚与默认设置为 OSCout 功能共享。 在这种情况下、OSCout 和辅助时钟源之间肯定会发生信号争用。 这将导致信号损坏并可能损坏电路。
如果无法更改 OSCout/CLKin2默认设置、则我看到两种可能的解决方案:
1. 使用单端 SYNC/SYREF 输入。
2.禁用外部参考时钟振荡器,直到正确的配置被载入 LMK04832。
如果您有任何其他想法、请与我们分享。
谢谢。
亚历克斯
您好 Alex:
感谢您的详细解释。 您是否在双环路模式下使用器件/您是否使用外部 VCXO?
1. 使用单端 SYNC/SYREF 输入。[/报价]如果您这么说、您是否要使用用于 SYNC/SYSREF 信号的正引脚和负引脚作为辅助时钟而完全不使用 CLKin2? 如果是、LMK04832应无法相应地路由这些信号。
2. 禁用外部参考时钟振荡器、直到正确的配置将被加载到 LMK04832中。这是我要做的事情。 我想说的最佳建议是使用一个开关将辅助 OSC 与 OSCout/CLKin2引脚(引脚40)断开。 如果这无法实现、我建议执行一个上电序列、首先为 LMK04832上电、然后更改器件的寄存器以更改引脚40的功能、为 OSC 上电、再为 VCXO 上电。
如果您有任何其他问题、请告诉我。
祝你好运!
安德烈亚
[/quote]
尊敬的 Andrea:
是的、我使用双环路嵌套0延迟模式、并且我使用用于 PLL1的外部 VCXO 和用于 PLL2的嵌入式 VCO0。
当我写入"使用单端 SYNC/SYREF 输入"时、我指的是将传入的差分 SYSREF 信号的正线路连接到 LMK04832的引脚6上的专用单端输入。 在这种情况下、辅助参考时钟信号(也为差分信号)可以连接到 CLKin0 (引脚37、38)。 OSCout/CLKin2 (引脚40、41)未在该设置中使用、并且不会发生信号争用。
2."禁用外部参考时钟振荡器"-我的意思是" 通过拉低其 OE 输入将振荡器的输出置于 Hi-Z 状态"。 最好的方法是 LMK04832具有可用于编程的 GPIO、我会在 LMK04832配置结束时将其编程为有效值。 因此、辅助参考时钟振荡器仅在 LMK 正确配置后才会被启用。 遗憾的是、LMK04832中似乎没有可用的 GPIO。