This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1329791/lmx1204-frequency-range-of-logiclk
什么决定 LOGICLK 的1MHz 下限？
我们遇到的情况是、我们想将其用于500kHz 的直流/直流转换器同步时钟。
提前感谢。
原则上没有任何内部因素会阻止您 以500kHz 的频率运行 LOGICLK。 我们有一些低至581.5kHz 的测试数据、没有问题、它使用的电路与 SYSREF 分频器基本相同、没有下限频率。 如果是交流耦合、波形可能会有些失真、因此如果可能、请考虑使用 LVDS 或 LVPECL 进行直流耦合。
