This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX1204:SYSREF 中继器模式和 TICS Pro

Guru**** 2589300 points
Other Parts Discussed in Thread: LMX1204

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1329350/lmx1204-sysref-repeater-mode-and-tics-pro

器件型号:LMX1204

我需要一些帮助来说明如何在中继器模式下使用 SYSREF 全局延迟。 根据我对数据表的解读、我应该能够在中继器模式下使用延迟。 数据表建议在中继器模式下运行时 SYSREF_DELAY_BYPASS 应处于旁路模式、但不清楚原因。 在数据表的稍后部分、第6.3.6.3.2.2节讨论了如何在中继器模式下使用延迟生成。

假设我可以通过确保 STSREF_DELAY_BYPASS 设置为 2 (启用所有模式)来在中继器模式下使用延迟、TICS Pro 不清楚、这是正确的。 在主页上、选择中继器模式后、SYSREF 全局延迟部分会变为灰色、就好像它不可用一样。  我无法在主页上设置 SYSREF_DELAY_BYPASS = 2、因为只有一个切换框可以将其设置为0或1。 我可以使用"用户控制"页面或"原始寄存器"页面进行设置、但 SYSREF 全局延迟和各个通道 IQ 选择仍呈灰色显示。   

这是中继器模式和 SYSREF_DELAY_BYPASS = 2时主页的快照。 我可以更改灰色框中的值、但我感到困惑、为什么在此模式下这些值为灰色。 我对可能的配置有什么误解吗?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    问题在于、SYSREF_DELAY_BYPASS 应该在配置文件中表示为一个组合框、但它却是一个复选框。 在中继器模式下将 SYSREF_DELAY_BYPASS 设置为1不会产生任何影响。 另一方面、将其设置为2应该会使所有延迟选项都在线-但当然、如果我们通过在需要组合框的地方放置复选框来截断值、并且 UI 更新逻辑从不会看到"2"...

    换句话说、这是一个错误。 我会将这个问题传递给 LMX1204配置文件维护人员。 目前、假设如果您已将 SYSREF_DELAY_BYPASS 设置为2、并且在寄存器映射页面中看到值2、则所有 SYSREF 单独的延迟和内插器都将保持活动状态。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:

    非常感谢、这会大有帮助。  

    为什么当 SYSREF_DELAY_BYPASS 设置为0时、选择中继器模式时 SYSREF_DELAY_BYPASS 默认为旁路模式? 这是否是大多数用户使用中继器模式的预期方式、或者是否有理由在中继器模式中避免使用延迟?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    SYSREF_DELAY_BYPASS 的字段在 R72中、它实际上是我们认为可供客户使用的一组测试模式。 最好将其拆分为两个 SYSREF_FORCE_BYPASS 和 SYSREF_FORCE_DELAY 位。 默认模式是"强制位关闭"、允许发生默认行为。 如果两个位都设置为0、延迟发生器进入 SYSREF 发生器模式、并在中继器模式中脱离。

    原因在于、内插器分频器在每次同步事件后与 SYSREF 分频器都有特定的相位偏移关系、因此在发生器模式下、可以轻松控制和预测延迟; 但在中继器模式下、如果不计算相对于 SYSREFREQ 输入的 CLKIN 周期数、则并不总是很清楚从 SYSREFREQ 引脚到 SYSREFFOUT 引脚的"绝对"延迟是多少。 您仍然可以使用它、只要您知道内插分频器的相位、这就不是问题、但很难观察内插分频器的相位、 我们从未对"SYNC ->第一个延迟的 SYSREF"时序进行过表征、因此可以通过实验发现和调整它。