[参考译文] LMK04832：解锁上一主题

您好、Brad、

我不确定如何解锁一个主题,与此同时,我想出来,我复制了 Derek 的回应如下:

"LMK04832 PLL1上的电荷泵最大为3.3V、因此如果需要使用电压范围顶部、可能会出现问题。 您可能需要使用有源运算放大器电路将电荷泵信号放大5/3.3倍、以访问全拉范围。

拉取范围(或者更准确地说、VCO 增益)肯定也会对环路稳定性产生影响。 例如、默认 PLL1环路滤波器设计为2.5kHz/V 增益斜率、从而产生以下40Hz 的41°相位裕度环路滤波器：

为了演示这个问题、我现在将增益降低1000倍、改为2.5Hz/V。 我不改变任何其他东西。 我的新环路带宽为0.5Hz、相位裕度为4.5°。

在设计环路滤波器时必须考虑 VCO 增益。  PLLatinum Sim 可以帮助解决此问题、 提供了一种 为振荡器设置 Kvco 增益特性的方法。

1. 选择 LMK04832、PLL1。 将功能级别至少设置为中间级别。 您可能还需要调整 PHASE Noise 选项卡下的图形设置、以捕获要查看的全范围偏移。
2. 按照自己的方式设置电路的 PLL 部分-您现在可以将环路滤波器保留为默认值。 提前设置电荷泵增益；如果您想要一个值合理的环路滤波器、您可能希望它尽可能高。 您可能希望相位检测器频率 尽可能高、以最小化 PLL1 FOM 噪声贡献。
3. 我建议导入 VCO 相位噪声跟踪；任何逗号、空格或以制表符分隔的值文件、其中第1列作为载波偏移、第2列作为以 dBc/Hz 为单位的相位噪声、都将用作可导入的相位噪声跟踪。
4. 将 Kvco 设置为为为为 VCOCXO 计算的值。 可以观察到带宽和相位裕度非常小。
5. 在"Filter Designer"选项卡上、设置所需的环路带宽和相位裕度。 环路带宽由您决定、任何值都是合理的、但我建议低于50Hz。 您可能需要40°或更高的相位裕度。 单击"计算环路滤波器"。
6. 如果实际值或建议的环路滤波器组件没有意义、请继续使用 FPD、KPD、环路带宽和相位裕度、直到获得所需结果。 我刚刚注意到一个恼人的错误、设置 KPD 或 FPD 将 Kvco 重置为其他某个值、因此如果您更改 FPD 或 KPD、请确保在继续操作之前将 Kvco 重置为正确的值。"

如果您在此期间有任何其他问题、请告诉我。

此致！

安德烈亚

快捷边栏问题：

如果我的 VCXO 仅具有+/- 4Hz 的牵引能力、我是否受限于8 Hz 环路带宽？

不一定。 即使只能改变 ±4Hz、您仍然能够以比8Hz 环路带宽快得多的速度从+4Hz 跳到-4Hz。

VCXO 的调谐范围 设置 PLLatinum Sim 中的 Kvco、当环路带宽受 Kvco 影响时、它也会受到 KPD、FPD 和环路滤波器系数值的影响。 如果您具有足够高的 FPD 和 KPD 值、并且选择 不会显著 限制带宽的环路滤波器系数、则可以使用更高的带宽。 例如、我在 PLLatinum Sim 中测试了10MHz 基准和具有2Hz/V 调谐范围的100MHz VCXO、我可以看到、在最大增益和特定环路滤波器值下、我可以获得20Hz 环路带宽。

但是、您可能会 遇到 PLLatinum Sim 未建模的效果：VCXO 的调制带宽。 即使可以非常快速地更改调谐端口处的电压、但实际上、窄带 VCOCXO 无法如此快地响应调谐端口调制。 LMK04832EVM 上的 Crystek CVHD-950 VCXO 具有>10kHz 的调制带宽;在不同分销商上对一些 VCOCXO 进行采样,我看到1kHz 或更低的值很常见,有些则降至100Hz 或更低。  调制带宽的滚降将为系统增加另一个极 点、如果极点过于接近 PLL 和环路滤波器特性设置的其他极点、则会影响稳定性和环路带宽。     如果可能、请尝试使环路带宽至少比 VCXO 调制带宽小10倍。