您好！
我设计了一个带有 LMX2572 8个 PLL 的电路板。
我将通过 SPI 对 PLL 进行编程、并获得目标频率、准确地说、我想将其用作载波频率、但这些会 在频率上显示一些噪声纹波(似乎是周期性的)或杂散、
正如我在 PCB 上检查的、它似乎约为3.7kHz。 来自 PLL 的 OUTB 被路由到 PCB 的边缘、再到 SMA 连接器。 PLL 使用精确的外部100MHz 频率发生器(10dBm)、这也解释了在目标频率下获得的良好结果。 我将在整数模式中运行 PLL 并且还将 SYNC 模式置于打开状态(这应该不会改变结果)。
目标频率2.75GHz：
目标频率2.8GHz：
我的环路滤波器如下所示：
我已经按照数据表和评估板中的建议添加了所需的去耦
对于每个 PLL、我也有一个单独的 LDO：
我还尝试测量 VrefVCO 和 VBIAS 上的电压、但看不到任何噪声纹波。
尊敬的 Noel：
我有一个使用100 MHz 的外部频率发生器、因此我在位(8 - 7)为"10"时有寄存器 R0 (偏移= 00h)、因此将寄存器设置为2118h (十六进制格式)。 我还推导了用于频率生成的等式、目前效果很好：
关于电荷泵电流：我不知道该怎么做。 我是否应该读取/写入寄存器 R14 (位6-3)？ 我还没有完成这部分、因为我不太确定。
尊敬的 Noel：
我选中了。
在 LMX2572EVM 文档中、将电荷泵增益设置为2500 µA、这与将 R14设置为1840h 相同。
这已经是在 RESET 为 R0编程且 RESET = 1后寄存器的复位状态、因此无需对该寄存器进行编程。 这是不是正确的？
我尚未设置此寄存器。 如果需要、请告诉我。
请查看我所做的快速总结：
f_ref 为100MHz：
F_OUT = 100MHz *(SYNC (1)+ 1)*(27 +(0 / 1000))/2
= 100MHz * 27 = 2.7GHz
我希望,这是清楚的像这样:)
尊敬的 Danny：
假设 fosc = 100MHz；fpd (f_ref)= 100MHz、CPG = 2.5mA 和您的环路滤波器、
估计的环路带宽为2.8kHz、相位裕度为0.004度。
这不是一个稳定的环路、您看到的所谓的"杂散"是由环路滤波器响应的峰值造成的。
稳定环路的相位裕度应大于30度、典型设计应使用50度。
您可以使用 PLL Sim (www.ti.com/.../TICSPRO-SW) 设计环路滤波器。
尊敬的 Noel：
非常感谢您的建议和仿真！
我能够使用三阶滤波器来复制您的精确仿真、并且得到了相同的结果：
我了解了相位裕度的问题。
目前、如果我尝试"计算环路滤波器"、则环路带宽的设计目标是190kHz。
如果我正确理解了这一点、那么如果环路带宽很窄、那么外部环路滤波器就不必是高阶滤波器。
我应该选择100kHz 的最大带宽吗？ 对此、我不太确定。
尊敬的 Danny：
您是否有相位噪声要求？
您可以考虑以下设计。
