请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMX2595 您好！
我有一个客户正在与 LMX2595合作开展一个项目、我们有一些问题、希望您能够提供相关指导。 请查看下面的用例和问题摘要！
我们在 FMCW 雷达中使用 LMX2595生成信号。 我们需要相对于斜坡触发边沿、从线性调频脉冲到线性调频脉冲(斜坡到斜坡)的可重复频率对齐。 我们正在同步驱动 RampClk 引脚以触发每个斜坡的启动。
通常、我们在100 MHz 下运行 FPD 并使用100 MHz 基准驱动 OSCin。 不过、要转换某些杂散、我们有时需要在120 MHz 或125 MHz 处使用相同的100 MHz OSCin 运行 FPD。 为了确保从线性调频脉冲到线性调频脉冲的频率一致性、我计划使用 SYNC 引脚同步 FPGA 和 LMX2595中的时钟分频器。 然后、我们仅在100 MHz OSCin 和120/FPD 125 MHz 边沿对齐时才置位 RampClk。 (对于120 MHz 的 FPD、每第5个时钟周期执行一次、对于125 MHz、每第4个时钟周期执行一次。)
显然、我们不关心 LMX2595的输出相位。 我们只关心相对于 RampClk 引脚触发边沿的频率斜坡。 这与 SYNC 引脚的典型用法略有不同。
两个问题：
- RampClk 在被 FPD 时钟恢复前是否始终先由 OSCin 计时？ 或者 RampClk 是否直接由 FPD 通过引脚计时？
- 在数据表的一个地方、它表示"上升沿应用于 RampClk 引脚时钟恢复到相位检测器频率。" 然后在"6.6时序要求"中、它指定了相对于 OSCin 的 RampClk 的设置/保持时间。
- 如果是、我们是否可以使用 SYNC 引脚在 OSCin 和 FPD 时钟边沿之间实现确定性延迟？
如果 有任何 需要进一步澄清的地方、敬请告知！
-马特
