请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04906 您好！
我对 LMK04906的数字/模拟延迟功能有问题。 我正在使用其中两个芯片、均配置为双 PLL、内部 VCO、0延迟模式。 这两个器件都接收10MHz 时钟输入并配置为生成160MHz 输出。 器件1的时钟输出在外部进行缓冲并连接到其自身的反馈输入(CLKin1)以及器件2的反馈输入。 该功能的目标是两个器件的输出之间建立密切且固定的关系、可以使其与器件2输出上增加的延迟几乎相等。
我对数字延迟的理解是、在更改相应时钟输出的数字延迟寄存器中的值并切换同步时、我应该会看到器件2的输出存在相移(相对于器件1的输出)。 时钟输出之间具有固定的相位关系、但在更改寄存器延迟值和切换同步后、器件2的相位始终不受影响。 更改模拟延迟也没有效果。 我尝试过以下方法：
确保 EN_SYNC 已启用。
设置 SYNC_EN_AUTO 并直接写入时钟输出寄存器(R4)。
确保已禁用 NO_SYNC_CLKoutX (对于相应的输出)。
通过切换 SYNC_TYPE 位的极性而不是直接切换器件输入来触发 SYNC。
已尝试启用和禁用"半步进"。
对于此功能的用法、我是否存在一些误解？
