This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1364164/lmx2492-looking-for-pll-chip-featuring-no-internal-vco-and-minimun-n-divider-value-down-to-1
您好、TI 专家！
我正在寻找没有内部 VCO、最小 N 分频器值降至1、频率范围覆盖2700MHz 的 PLL 芯片，您有什么建议吗？
谢谢！！
您好！
我们没有这样的器件。
您针对哪种性能规格满足最小 N = 1的要求？
您好、Noel、我们希望通过使用偏移 LO 将 N 降低到1来改善带内相位噪声、因为 PLL_flat_noise=PLL_FOM+10log (FPD)+20log (N)、应该可以工作、对吗？
我明白了。 在2.7GHz 载波下、您的目标闭环带内相位噪声是多少？ 我可以检查一下哪个合成器可以满足您的要求。
尊敬的 Noel：
目标为-124@1k，-135@10k，-142@100k。
1K 和10k 相位噪声主要由 PLL 的1/f 噪声决定、只要您可以找到具有此1/f 规格的 PLL、就可能不需要 N=1。
目前、我们的产品不符合此1/f 要求。
