• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 433 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK3H0102：LMK3H0102-Q1无基准2差分或5单端输出 PCIe 第1代到第6代兼容可编程 BAW 时钟发生器

admin
Guru**** 2568565 points
Other Parts Discussed in Thread: LMK3H0102-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1379684/lmk3h0102-lmk3h0102-q1-reference-less-2-differential--or-5-single-ended-output-pcie-gen-1-6-compliant-programmable-baw-clock-generator

器件型号：LMK3H0102.

工具与软件：

嗨、团队：

在此 IC LMK3H0102-Q1中、   当输出为 tri 状态时、数据表中提到了 LVCMOS 时钟输出和 LVCMOS REFCLK 的几个漏电流参数。 我是否可以将其视为 OE 引脚中的电流？

 

谢谢！

Vishali

  • 0
    TI__Guru**** 2568565 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Vishali、

    这将是 OUT0_P、OUT1_P、OUT0_N、OUT1_N 和 REF_CLK 引脚在三态时的漏电流。 提供漏电流的源为 VDDO (对于 OUT0/1)和 VDD (对于 REF_CLK)。

    谢谢！

    Kadeem