[参考译文] LMK01000：将 LMK01000用于 JESD204扇出缓冲器和 SYSREF 分频器

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1374173/lmk01000-use-of-lmk01000-for-jesd204-fanout-buffer-and-sysref-divider

工具与软件：

你(们)好  

我考虑将 LMK01000用于 JESD204扇出缓冲器和 SYSREF 分频器。

输入时钟120MHz

输出时钟120MHz：

--------------------------------------------------------

2个 LVPECL

2个 LVDS

具有延迟调整功能的输出时钟 SYSREF - 8MHz

--------------------------------------------------------

1个 LVPECL

1个 LVDS  

其中指出"时钟输出延迟寄存器(CLKoutX_DLY)支持150ps 步长、范围为0至2250ps 的总延迟"

150PS 是否也与120MHz 输入相关？

时钟输入周期与延迟调整之间是否有关系？

请提供建议

此致

非常感谢