工具与软件：
尊敬的专家：
我对 LMK00308的输入时钟有疑问。
我将使用100MHz 振荡器、为 PLL LMK03328供电。
此设计最终为2通道时钟缓冲器 LMK00308供电。
LMK00308将 输出8通道 x 2单元(16通道) LVDS 至 DAC 时钟输入。
我将 LVDS 用于所有配置。
我的设计位于以下位置： 
问题：
1) 1)根据 LMK00308和 LMK0332的数据表、我的设计是否正确？
2) 2)我可以采取哪些措施来改进我的设计？ 能否顺利使用我的设计？
此致、
Filipe S.
Filipe、
对于 LMK03328、由于器件为 AC-LVDS/AC-CML/AC-LVPECL 生成摆幅的方式、因此不需要外部100 Ω 电阻器。 请参阅数据表中的以下内容：
因此、要求仅针对输出上的交流耦合。 输出可以连接到 LVDS 接收器、如下所示：
对于 LMK00308的输入、数据表指出它可以接受交流耦合 LVDS 输入：
为了改进设计、如果只需要振荡器+ LMK03328提供一个输出时钟、则可以改用 LMK6D。 在此用例中、LMK03328是否生成了任何其他时钟？
谢谢！
Kadeem
尊敬的 Kadeem：
感谢您的答复。
LMK00308接受 AC-LVDS、但也会在数据表中表示： 
在这种情况下、LMK00308输入作为非内部100Ω 端接或者内部100Ω 端接的行为包括在内？
由于数据表中没有与此相关的信息、并且假设它属于非内部端接、因此我的电路应如下面的博客中所示。 根据数据表、它更好还是正确？ 
为了改进设计、如果只需要振荡器+ LMK03328提供一个输出时钟、则可以改用 LMK6D。 在此用例中、LMK03328是否生成了任何其他时钟？
→μ A 此时此刻不是 我仅使用100 MHz、并将其拆分成16通道100MHz。
但在将来、它可能会增加到180MHz。
我n`t 了这些 PLL 和时钟缓冲器、因为它们已经在我们公司注册、而且由于我们没有时间使用新器件进行设计、因此我们可以选择其他器件。
此致、
Filipe S.
