This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPL5010:唤醒脉冲有时从20ms 减少到2ms 或8ms

Guru**** 2387080 points
Other Parts Discussed in Thread: TPL5010
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1386207/tpl5010-wake-pulses-sometimes-decrease-to-2ms-or-8ms-from-20ms

器件型号:TPL5010

工具与软件:

尊敬的 Expert:

TPL5010的原理图如下所示、RSTN 为上拉、DONE 始终为狗提供喂食。  

唤醒脉冲有时从20ms 减少到2ms 或8ms。 我怀疑此问题是由 VDD 的不稳定性引起的 、明天就会捕获波形。

您能提供一些其他建议以找到问题吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Beida、您好!

    确保 RSTN 引脚具有外部高电平拉电阻、因为此引脚是开漏输出。

    建议使用分流电阻器下拉 DONE 引脚。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel:

    感谢您的更新。 RSTn 已上拉至 VCC、但未下拉至 GND。 为什么 DONED 需要下拉? 您能详细解释一下吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Beida、您好!

    DONE 引脚是一个输入引脚、但我发现没有内部下拉、我建议从外部下拉它、以确保 DONE 引脚的状态始终为低电平、直到 MCU 使用 DONE 信号进行响应。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel:

    感谢您的支持。 根据 您的建议、唤醒脉冲宽度有时仍降至3ms。 这个案例可以重现。

    考虑到客户隐私、我们来谈谈电子邮件。 我会给您发送更多测试详细信息。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好、让我们离线吧。