This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04821:在多个电路板上同步来自 LMK04821的 SYSREF 信号

Guru**** 1818760 points
Other Parts Discussed in Thread: LMK04832, LMK04821, LMK04816, LMK04803, LMK04906, LMK04208
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1384050/lmk04821-synchronizing-sysref-signals-from-lmk04821-on-multiple-boards

器件型号:LMK04821
主题中讨论的其他器件: LMK04816LMK04803LMK04906LMK04208、LMK04832

工具与软件:

您好、

我有关于同步多个电路板的问题、每个电路板都有一个 ADC、一个 LMK04821和一个 FPGA。
我想做的事如下:
・AD 转换器与 FPGA 之间的接口是 JESD204B。
・LMK04821的 SYSREF 模式计划为 SYSREF 脉冲发生器。
・使用每个 LMK04821将参考时钟和同步信号同相分配给每个电路板。
・应将同步信号提供给每个 LMK04821的 SYNC/SYSRE_REQ 引脚或 CLKin0引脚。
・我们想使用该同步信号从每个 LMK04821的 SDCLKout 引脚同时生成一个 SYSREF 信号、以同步每个板的 AD 转换。

问题1.
使用上述方法进行同步时是否存在任何问题?

问题2.
我在数据表中找不到为 SYNC/SYSRE_REQ 引脚或 CLKin0引脚提供的同步信号输入时序的任何规格。
我应该如何考虑建立时间/保持时间和要提供的同步信号的长度?

问题3.
如果同时向每块电路板上的 LMK04821的 SYNC/SYSRE_REQ 引脚或 CLKin0引脚施加同步信号、是否可以同时从每块电路板上 LMK04821的 SDCLKout 引脚生成 SYSREF 信号?
在这种情况下、我们应该如何考虑从同步信号到生成 SYSREF 信号的时序?

谢谢!

高之

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    SAI、

    我会在周三之前回复您。

    此致、

    会的

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    很抱歉耽误你的时间。

    1)是的,这种方法应该起作用。  您可以阅读我们 这里的应用手册 、其中对您应该尝试实现的目标进行了很好的概述。  

    2/3)我正在研究这个问题,明天就会回到你身边。   

    此致、

    会的

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    2) 2)通常我们说10ns。

    3) 3)如果两个器件使用零延迟模式并且具有具有相同输入相位的相位关系、则可以执行 SYSREF 重新计时、这将确保 SYSREF 的生成完全同时进行。  如果不重新锁定、您也很可能能够实现同步的 SYSREF 输出、但我不确定 SYSREF 生成逻辑上的偏斜。   

    此致、

    会的

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    (1)理解。

    (2)答案是不够的。

    2-1设置时间和/或保持时间是"10ns"吗?

    2-2相对于哪个信号是"10ns"? 请告诉我参考信号。

    2-3请告诉我 SYNC 事件所需 SYNC 信号的置位时间。

    (3)答案不明确。

    在"如果不重新锁定、您还将..."中、"重新锁定"是指重新锁定 PLL? 或者它是指对 SYNC/CLKin0路由重新计时?

    (4)我有一个关于这件事的新问题。

    在以下模型的数据表中、有一个称为"时钟输出同步"的项目、用于解释 SYNC 运行的时序。  这两者的描述是相同的。

    A 组 LMK04208 LMK04803、5、6、8 LMK04816 LMK04906

    但是、以下模型有一个"时钟输出同步"项、但没有时序说明。

    B 组 LMK04821、6、8 LMK04832

    问题:A 组模型同步运行的时间说明也可应用于 B 组模型、这种说法是否正确?

    此致、高幸

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    高幸

    高之,我很抱歉,这是漫长的延误,我花了一段时间来跟踪一些这些答案。  

    2)

    • 我们没有任何有关设置和保持时间的官方数据。  设置和保持时间也可能会根据电压和环境温度发生很大变化。  但一般而言、我们会说10ns 是建立时间或保持时间的保守的一般估计值。  另一个建立时间和保持时间估计值是不大于时钟分配路径频率周期的一半。   
    • SYNC 置为有效的时间至少应为时钟分配路径频率周期的长度。

    3)对不起,这是一个拼写错误,我想说重新计时。 它是指对 SYNC/SYSREF 路径重新计时。

    4) B 组是符合 JESD204B 标准的较新抖动清除器系列。  它们添加了与 SYNC 功能结合在一起的 SYSREF 功能。  它们的设置略有不同、并具有重新计时等新功能、但在实践中非常相似。   如需更多信息、请参阅 B 组数据表的 SYNC/SYSREF 部分。

    此致、

    会的