This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832-SP:HyperLynx SIM -差分 IBIS 模型输出不符合预期

Guru**** 2390935 points
Other Parts Discussed in Thread: LMK04832, LMK04832-SP

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1396455/lmk04832-sp-hyperlynx-sim---diff-ibis-model-outputs-not-as-expected

器件型号:LMK04832-SP
主题中讨论的其他器件:LMK04832

工具与软件:

您好!

我不熟悉 HyperLynx、但使用 lmk04832_sp.ibs 模型进行简单 IBIS 仿真、会收到意外结果。 我想模拟驱动典型 FPGA SERDES REFCLK 输入的 CLKout2/CLKout2*对。 我按如下方式设置模型:

对于 CLKout2:

对于 CLKout2*:

原理图如下所示:

生成的波形显示两个输出引脚的振幅非常不同:

CLKout2的引脚15处测量的是295.7mVpp
CLKout2*在引脚16处测量1.40Vpp

我可以在 Assign Models (分配模型)对话框中选择任何一个销钉反转、并且每个销钉上的振幅保持不变。

我移除了交流耦合电容器后得到了更好的结果。 原理图如下所示:

生成的波形显示两个输出引脚的振幅非常相似:

CLKout2引脚15处的测量结果为533.6mVpp
CLKout2*在引脚16处测得533.6mVpp

这更接近我的预期。

在尝试最下面进行说明时、我注意到 IBIS 模型中没有[Diff Pin]部分、这在其他具有差分输出的 IBIS 模型中是可以看到的。

问题:这是模型问题、还是 LMK04832-SP 不适合驱动交流耦合负载?

谢谢!

Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    上面有一个拼写错误。  我反转了 CLKout2和 CLKout2*的振幅。  

    [报价 userid="603266" url="~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1396455/lmk04832-sp-hyperlynx-sim---diff-ibis-model-outputs-not-as-expected "]CLKout2在引脚15处的测量值为295.7mVpp
    CLKout2*引脚16上的测量值为1.40Vpp [/报价]

    正确的幅值为:

    CLKout2 在引脚15处测量到1.40Vpp
    CLKout2* 在引脚16处测量295.7mVpp

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    PEBKAC!  通过阅读 类似的帖子、我意识到我必须运行大约9us 才能"收敛到正确的偏置点、因为为交流耦合电容器充电需要一些时间。"

    我的~9us sim 看起来像这样:

    最后几纳秒的特写如下所示:

    • 红色:CLKout2 (引脚15)
    • 黄色:CLKout2*(引脚16)
    • 品红色: (CLKout2 - CLKout2* )

    问题迎刃而解。

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    听到 Rob 的声音很棒! 谢谢您告知我们、如果您遇到任何其他问题、请告知我们。

    此致!

    Andrea