This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 无法生成3.6GHz 输出放大器;达到 PLL 锁定

Guru**** 1794070 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1409122/unable-to-generate-3-6ghz-output-achieve-pll-lock

器件型号:LMX2582

工具与软件:

您好!

A. 5G

B.4.4G

C.3.6G.

D.2.8G

我能够对 LMX 编程以生成上述必需的时钟、还能够接收 PLL 锁定;但是、我 在配置 LMX 以生成3.6GHz 时钟时、无法实现 PLL 锁定(因此无法生成输出)。 我试着和他一起玩 TICS Pro GUI 看看是否任何组合都可以给我输出、但遗憾的是、无法成功。

我并不真正理解原因、因为即使在生成时、我也能够成功获得一个时钟 3.5GHz 进行采样。 我已经附加了十六进制寄存器转储、该转储在导出时 TICS Pro GUI 本身会提供。 我尝试了低功耗和最大功耗两种配置。

 因为我正在处理可变采样率应用、所以我需要切换采样时钟以满足所需的规格、所以尽早提出任何解决方案/建议都将大有帮助。

e2e.ti.com/.../HexRegisterValues_5F00_3p6_5F00_maxpwr.txte2e.ti.com/.../HexRegisterValues_5F00_3p6_5F00_lowpwr.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请您仔细研究并提出建议。 大有帮助。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sourav:

    请将 PFD_DLY 设置为6时钟延迟或将 FPD 降低为100MHz。