This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 时钟分频器设置为8会产生次谐波杂散音调

Guru**** 1772095 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1408615/clock-divider-setting-of-8-produces-sub-harmonic-spurious-tones

器件型号:LMK04832

工具与软件:

e2e.ti.com/.../LMK04832_5F00_200.tcs

您好!

我的设计在3200MHz 处具有 VCO2

时钟分频器设置为16会在200MHz 上产生干净的时钟

设置为4可在800MHz 上产生干净的时钟

但当设置为8时、会产生多个次谐波和混合产物。

附加了.TCS 设计文件。 这或多或少地描述了该设置。 在所有三种情况下、这两个环路都锁定。

什么地方出错了? 需要帮助。

此致、

Joseph

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joseph:  
    我们明天会跟进。  

    此致、  

    Vicente  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joseph:  

    我能够进入实验并尝试重现您的问题、但却没有任何效果。 但是、我想询问有关您的设置和配置的一些详细信息、以查看这是否会导致我出现问题。  

    1)你能给我发送一个屏幕截图,其中包括次谐波和混音产品吗?

    2) 2)您是否同时驱动所有这些输出?

    谢谢!

    Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    找到原因。 有点出乎意料! 接下来的输出(共享输出驱动器 VCC)用于进行测量的输出、在基准测试期间未连接/端接。 看起来、此反射可能通过共享的 VCC 耦合、反射路径的长度在某种程度上使400MHz 问题变得更糟(不管是200还是800 MHz)

    这听起来是否合理? 不管怎么说、连接未终止案例和已终止案例的频谱

    此致、

    Joseph

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Joseph:

    这是我预期会出现这种行为的原因。 输出的接近程度(更不用说使用同一输出驱动器驱动)可能会导致串扰、其中信号会泄漏到其他布线和路径中。 感谢您发送屏幕截图。  

    -迈克尔