工具与软件：
大家好！
在我们的应用中、我们需要针对相对 数据动态地控制时钟的相位。
对于此应用、我们将尝试使用 LMK04828 (使用相对的演示板 LMK04828EVM)、并遵循零延迟模式下350MHz 输入和输出时钟的数据表配置。
输出与输入同步。
我们 可以正确地应用模拟延迟、但问题在于数字延迟：
我们无法通过数字延迟来"稳定"地控制时钟的提前或延迟。
时钟使用内部分频器7、因此按照"9.3.3.2动态数字延迟"一节中所述的 步骤操作、并为 DCLKoutX_DDLY_CNTH/_CNTL 设置一个单步延迟值：
向前： _CNTH = 4. 并且_CNTL = 4.
反向运行：_CNTL = 3. 并且_CNTL = 3.
在应用 DDLYd_STEP_CNT = 1后、 希望它能为时钟相位或前向或后向提供每次1个简单步长的时间(取决于先前的 DDLY_CNT)。
幸运的是、使用自动测试将时钟向前移动3步、向后移动3步、我们注意到、有时有一个使步进加倍的意外移动、导致总共提前(或 延迟)步进4步、而不是预期的3步。
对于我们来说、必须具有稳定且可预测的相位延迟。
配置是否有问题？
我们还可以尝试其他什么、还是这是一种预期行为？
提前感谢。
Alberto、
很抱歉耽误你的时间。 我已经在实验中对此进行了测试、我可以在实验中重复您的问题。
修复方法是确保 将 DCLKoutX_DDLYd_CNTH/L 和 DCLKoutX_DDLY_CNTH/L 设置为相同的值。
此致、
会的
您好、
这是 TCS 文件内容
e2e.ti.com/.../LMK04828_5F00_PD87_5F00_5_5F00_feedback_5F00_CK6_5F00_v05.tcs
受监控的端口为端口 CLKout0
则手动过程为：
应用延迟" 正激 "我们设置了
DDLY_PD H/L 更改为 4.
DDLKout0_DDLYdCNTH/L 更改为 4、 启用 DDLYd0_EN
并执行1个步骤
应用延迟" 向后 "我们设置了
DDLY_PD H/L 更改为 3
将 DDLKout0_DDLYdCNTH/L 更改成了 3
并执行1个步骤
在我们的测试中、我们不使用手动过程、而是通过嵌入式控制器来控制芯片：
我们将时钟设置在时钟/数据眼图的中间
我们定义我们想要后退和前进的步数(steps_val)：
*注:移动始终为1步,但重复"steps_val" 次
*注意:经过一个周期后,时钟/数据关系应回到相同的位置
我们定义周期数
运行测试
通过示波器进行监测时、我们可以看到、在"向后" 方向上、会跳过一个步骤
这一点得到确认、因为在几个周期结束时、与测试开始时相比、时钟/数据关系发生了变化
可以监控相同的结果、将受测的 CLK0与未应用延迟的另一个时钟进行比较
这是其中操作的简化代码快照
(steps_val 是步数)
while do_loop！= False：
睡眠(0.5)
I = 0
##Forward (前进)
WRITE_CLK_DIST (0x0102、0x44、1)
WRITE_CLK_DIST (0x0101、0x44、1)
当我!=步骤 val :
睡眠(0.5)
WRITE_CLK_DIST (0x0142、0x01、1)
i = i+1
睡眠(0.5)
I=0
##后退
WRITE_CLK_DIST (0x0102、0x33、1)
WRITE_CLK_DIST (0x0101、0x33、1)
当我!=步骤 val :
睡眠(0.5)
WRITE_CLK_DIST (0x0142、0x01、1)
i = i+1
睡眠(0.5)
如果这样做有帮助、请告诉我
另一条评论将：
我们可以使用 GUI 提取命令以发送 DDL_PD 设置、但此寄存器(CLKout0为0x0102)似乎 不存在于数据表中
谢谢
Alberto、
我已经被圈进来提供我的想法。 我离开办公室的时间很长、因此需要一点时间才能了解完整的背景信息。
目前、我记得 LMK04828-LMK04828数据表中的一条注意事项、我从未有机会重新移植回 EP 数据表。 我不确定这是否适用于您的情况、因为您的频率看起来足够高、可以避免此问题、并且考虑到对后果的描述(省略延迟步骤)似乎与您的问题描述(额外的延迟步骤)相矛盾。 但我会在以防万一的情况下发布它。
我将继续思考这一点、并在周一美国时间提供更多想法。
您好、
仅供参考、我们昨天使用 Derek 建议的偶数分频器测试了配置：
分配器8
向前 ： _CNTH = 4. 并且_CNTL = 5
反向运行：_CNTL = 3. 并且_CNTL = 4.
结果仍然相同:"向后"方向上的错误
Alberto、
感谢您的耐心。 我想我已经找到了您问题的根本原因。
在执行 SYNC 事件以改变方向之前、LMK04828似乎只能在一个方向上执行动态数字延迟步进。 如 LMK04828-LMK04828 EP 数据表中所述：(此版本似乎未在 LMK04828数据表中进行更新、但现在将进行更新)
这意味着、在开始同步分频器、然后切换 DDLYd_STEP_CNT 以进一步前进时、DDLYd_CNTH/CNTL& DDLYd_CNTH/CNTL 在没有同步事件的情况下无法更改。 Derek 几年前 在这里遇到了类似的错误 -"在动态数字延迟期间、用 d_CNTH/d_CNTL 的值代替分频器行为、但静态数字延迟计数器仍在后台再次运行(因为动态数字延迟实际上是同步事件)。 因此、当静态/动态延迟值不同时、时钟可能会切换为仍在等待延迟完成的分频器。"
鉴于您看到的是正确的前进步骤、并且仅在尝试后退时看到毛刺脉冲、这种理论似乎是合理的。
为了突破这种只能向前步的限制、您可以通过使用使能项向前步进所有其他相关时钟输出、从而实现有效的向后步进。
如果您有任何其他问题、请告诉我！
此致、
会的
