This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1415524/lmx2592-lmx2592-pllatinum-sim
工具与软件：
您好、关于 PLLatinum SIM 的一个简短问题- PLL_FLK 和 PLL_FLR 代表什么？
谢谢、此致、
Kevin
PLL_FLK 是闪烁噪声贡献。 PLL_FLR 是品质因数(FOM)贡献。
闪烁噪声具有10dB/十倍频程的典型斜率、与相位检测器频率无关、并且往往会随着载波频率的增加而增加。 数据表将闪烁噪声指定为10kHz 偏移处的系数 PLL_1/f、标准化为1GHz 载波(由于我们知道斜率、因此我们可以计算任何偏移的闪烁影响)。 PLLatinum Sim 计算 PLL_1/f + 20* log (Fout/1GHz)- 10* log (offset/10kHz)产生的 PLL_FLK 噪声贡献、其中 offset 是计算闪烁贡献的载波偏移。
FOM 噪声是来自相位检测器、电荷泵和少数其他源(乘法器、后端等)的白噪声贡献。 N 分频器的 FOM 噪声降低20dB/十倍频、随着相位检测器频率的增加而降低10dB/十倍频、随着相位检测器频率的变化、净提高10dB/十倍频程。 按照惯例、FOM 在数据表中指定为系数 PLL_FOM、标准化为1Hz 相位检测器频率(便于计算和听上去令人印象深刻的营销数字)。 PLLatinum Sim 通过 PLL_FOM + 20* log (N)+ 10* log (FPD/1Hz)计算 PLL_FLR 的贡献。
这两个噪声源都与基准噪声相加、PLL 和基准噪声贡献都会通过环路滤波器进行衰减、高于环路滤波器时、VCO 噪声以及最终的输出本底噪声成为主要噪声。
有关这些行为的详细讨论、请参阅 PLL 性能、仿真和设计的第23章、这是一本由我们的工程师编写的书、用于详细介绍这些主题。
