• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 4 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04906：LMK04906 STATUS_LD 无法指示 PLL1&amp；2外观信息

admin
Guru**** 1743610 points
Other Parts Discussed in Thread: LMK04906
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1416976/lmk04906-lmk04906-status_ld-cannot-indicate-the-pll1-2-look-information

器件型号：LMK04906

工具与软件：

尊敬的团队：

现在我们用 LMK04906完成设计并配置器件使用以下寄存器值。

R0 (初始化) 0x80160200
R0 0x00140300
R1 0x00140301
R2 0x00140302
R3 0x00143C03
R4 0x00140784
R5 0x80140C85
R6 0x01140006
R7 0x08110007
R8 0x04080008
R9 0x55555549
R10 0x9102412A
R11 0x0401100B
R12 0x1B0C006C
R13 0x3B02848D
R14 0x0240000E
R15 0x800800F
R16 0xC1550410
R24 0x000000D8
R25 0x02C9C419
R26 0x8FA8001A
R27 0x1900005B
R28 0x0020011C
R29 0x0180031D
R30 0x0200031E
R31 0x001F001F

我认为对于 PLL1和 PLL2已经在上述配置后被锁定。 根据我下面的原理图、H9必须开启。 而现在、H9仍处于关闭状态。

您可以帮助我们仔细检查您的评估板吗？

我们以 CLKin2作为参考、采用的是来自 Keysight 信号发生器(输出功率为5dBm 的 N5182B)的50MHz 正弦波。

外部 VCXO 为 VX-501-0208-100M0 。

  • 0
    TI__Guru**** 1743610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Brooke：  
    如果可能、请以附件的形式共享您的配置文件、以便我可以将其转储在 EVM 上。  
    如果可能、请附加.tcs 文件。  
    "文件"->"Save"

    LD_MUX 是否设置为 PLL1&PLL2 DLD 并相应地设置 LD_TYPE？  

    此致、  

    Vicente  

  • 0
    TI__Guru**** 1743610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Vicente：

    是的、 具有 LD_TYPE 的 PLL1&PLL2 DLD 已相应设置。

    请在.txt 文件和.tcs 文件中完成寄存器配置。

    感谢您的观看。

    e2e.ti.com/.../lmk04906.txte2e.ti.com/.../lmk04906.tcs

    此致、

    Brooke

  • 0
    TI__Guru**** 1743610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Brooke：  
    我已检查 EVM - LD_MUX 功能符合预期。 我现在很好奇。  
    如果您将 LD_MUX 设置为 PLL2 DLD - LED 现在是否亮起？  
    如果器件已正确编程-连接到 OSCIN 的 VCXO 将始终确保 PLL2 DLD 为高电平、如果不是这种情况、则可能未正确配置器件。  
    PLL1的调试始终更加困难、因为有许多因素会导致其无法锁定。

    此致、

    Vicente  

  • 0
    TI__Guru**** 1743610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Vicente：

    我们已经自行解决了这个问题。

    我们将 PLL1_WND_SIZE 从40ns 更改为5.5ns、此时 PLL1已锁定。

    针对 PLL1相位检测器频率 在我们的配置中为25MHz、周期时间为40ns、这与 PLL1窗口大小相同。 PLL1锁定计数器将始终递增。 因此、在这种情况下、PLL1永远不会被锁定。

    感谢您的观看。 我想我们可以结束该主题。

    此致、

    Brooke