工具与软件:
您好!
3.79V 尖峰在 VDD 输入端会产生什么影响? 电压尖峰的持续时间将为4uSec。
谢谢!
Robert
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
您好!
3.79V 尖峰在 VDD 输入端会产生什么影响? 电压尖峰的持续时间将为4uSec。
谢谢!
Robert
Robert、我认为这可能会在您想知道的方面有所收获:
虽然我通常建议不要在绝对最大工作条件之外运行任何长时间、但我们的 ESD 测试会让器件承受数千伏的电压并持续几毫秒、而不会损坏或降低性能特性。 3.79V 将超过一些内部组件的额定电压、但4µs 持续时间如此短、以至于它不太可能产生重大影响-至少在开始时是如此。 长期而言、即一旦此电源尖峰重复数千次、这可能会降低器件的预期寿命、尤其是在发生尖峰时、器件在高温下运行时。 如果 LMK04832-SP 预计在其生命周期内会出现数千次这种尖峰、我强烈建议将 VDD 和 VDD_A 上的电压尖峰抑制到3.6V 以下。 相比之下、如果这是"我们在器件寿命期间看到此事件一次或两次、当发生其他异常中断"这种情况、这不会对 LMK04832-SP 的可靠性产生任何明显影响。 存在一个接近数千次此类事件的灰色区域、这可以归结为风险承受能力和预期工作温度。
在性能方面、您会看到一定程度的影响、尤其是在使用 PLL1或 LVCMOS 输出时(因为它们直接连接到 VDD、没有 LDO)。 尖峰可能会导致临时的频率误差或瞬间中断锁定;在 PLL1上、这是因为电荷泵电压直接来自 VDD、而在 PLL2上、如果尖峰上的压摆率足够高、它可能会容性耦合到电荷泵或环路滤波器中并影响 VCO 的调谐电压。 LVCMOS 输出也会瞬间变为高电压。 我预计、如果尖峰的带宽由于压摆率而包含一些高频分量、也可能导致时钟处出现瞬时相位噪声误差。 这些性能影响是瞬态的、仅在尖峰持续时间内持续存在(如果恢复到3.3V 的转换率也很高、则在尖峰持续一会儿之后持续存在)。
3.53V 的尖峰低于 ESD 结构在任何工作温度下的激活阈值、所有器件上结构的额定电压都能够处理高达3.6V 的电压而不会出现问题。 尖峰低于绝对最大额定值产生的任何累积效应都与器件的标称工作寿命无关。
经过编辑以添加性能影响:由于您不在建议的操作条件范围内、因此可以预期对性能的相同影响、只是在较小的程度上。 位于正确频率的尖峰仍可以通过 PLL1上的电荷泵进行电容耦 合并影响锁定;可能会由于电容耦合而在输出时钟上出现瞬时噪声误差; 瞬时直流电压升高可通过逻辑高电平 LVCMOS 输出传播。
关于反射、对于噪声的带宽还有其他优势:在某些频率以下(可能是10MHz 低、不准确并因工艺和其他参数而变化)、器件 LDO 具有一些 PSRR (我没有看到确切的数字、但在低频时为50-70dB、在高得多的频率下逐渐减小到0)、除了 PLL1电荷泵和 LVCMOS 输出直接从3.3V 电源拉取之外、任何地方都可以抑制缓慢尖峰。 高于某些频率(通常在数百 MHz 范围内)时、键合线电感足以衰减极快的尖峰。 实际上、这是~的中间范围(几十到几百兆赫)、噪声会在其中耦合;这就是我们推荐以 M Ω 100MHz 为中心的铁氧体磁珠的原因、尽管它通常在特定频率下存在杂散。 如果担心重复尖峰对性能的影响、请确保 在电源轨上使用铁氧体磁珠来抑制数十至数百 MHz 范围内的噪声。