• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 6 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 18 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B33216：SYNC 问题

admin
Guru**** 1772095 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1416514/lmk5b33216-sync-issue

器件型号：LMK5B33216

工具与软件：

问候、e2e.ti.com/.../23sep-_2800_1_2900_.tcs

我们无法将 pps 与外部 pps 设置同步我们认为 DPLL 未锁定、因为我们无法访问建议的 MAT lab 版本(2015b)。此外、我还附加了.tcs 文件。

  • 0
    TI__Guru**** 1772095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Raja：

    您无法从此链接下载 Matlab 版本吗？ https://www.mathworks.com/products/compiler/matlab-runtime.html

    DPLL 环路滤波器计算影响 DPLL 锁定时需要运行时间。

    此致、

    Jennifer

  • 0
    TI__Guru**** 1772095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Jennifer、我们运行了运行时。 谢谢。 我们仍然无法将 DPLL 锁定到 PPS 输入。 我要附加我们的 TICS Pro 文件作为参考 e2e.ti.com/.../24sep_5F00_nozdm.tcs

    我们将读回0x32以检查 REF1是否正在清除验证检查。 我们正在读回02、表明它确实正在清除它。 然后、我们回读0x22和0x24、我们将分别得到0xD1和0xC0。 这似乎表明 DPLL 已失锁。 并且 DPLL1在以某种方式获取中间的锁定后处于保持状态、并且 DPLL2首次获取锁定

    我们已尝试10MHz 的小 LBW 和20Hz 的大 LBW、无法将 DPLL 配置为锁定到输入 PPS。

    您能否建议更改配置以实现可靠的锁？

  • 0
    TI__Guru**** 1772095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Rishi：

    我在 来检查1PPS 配置。 这可能需要几天到下周初。 她将澄清时间表。

    此致、

    Jennifer

  • 0
    TI__Guru**** 1772095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、  ：Nguyene2e.ti.com/.../new_5F00_config.tcs 这是我们最新的 tics pro 文件。 等待您的回复。 我们正处在时间紧张的状态中。 希望您尽快回复我们。

  • 0
    TI__Guru**** 1772095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Raja：

    我会在下一个星期讲述文件。

    -Riley

  • 0
    TI__Guru**** 1772095 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Raja：

    对于1PPS 输入、建议 DPLL LBW <输入频率的1/10、因此所需的 LBW 为0.1Hz

    我可以在您的配置中看到、100 MHz OUT0和 OUT1时钟由 PLL1_PRI_DIV 和 PLL1_SEC_DIV 生成。 您可以 对此时钟使用相同的 PLL1_xxx_DIV。

    此外、该100 MHz 时钟可以由性能高于 VCO1的 VCO2生成。 您可以将 DPLL2与 APLL2一起用于这些时钟。

    由于 XO 频率较高122.88 MHz、因此应 启用 R 分频器以将 APLL3相位检测器频率分频(APLL3最大 PDF = 110 MHz)。 APLL2和 APLL1最大值 PDF = 125 MHz。

    我已经在我的工作台上更新并检查了 DPLL 锁定。 请告诉我 该文件是否在您的最后有效

    e2e.ti.com/.../LMK5B-1_2D00_PPS_2C00_-122.88-MHz-XO_2C00_-lock.tcs

    -Riley